技术领域本发明属于数字信号处理领域，涉及一种模拟数字转换器装置，尤其是一种应用于模拟数字转换器的节能装置。
背景技术：
现今智能型装置市场非常可观，如手机、手表都含有大量的传感器来为使用者提供服务。而传感器接收的信号为自然界模拟信号，在做较高阶的信号运算或处理时，则必须使用模拟数字转换器，以数字信号的方式进行处理。现阶段，控制模拟数字转换器是具有Sensorhub功能的MCU做此处理，而在进行控制时并没有解决能源的损耗问题的相关模块。但是，在手机等便携式装置中，耗电量一直是电子零组件在设计时最主要的指标。而在模拟数字转换器中，同样也可以透过电路来减少能耗。在下一时代的工业4.0中，更可以体现Sensorhub具有省能源模块的价值，如物联网及大数据等议题，所需的装置为大量的无线传感器所建构出的数据时代，而无线传感器有别于现今手机之处为感测中的信号会直接传送至云端，并非在传感器所在装置进行运算，而传送过程中耗能，取决于需传送的数据量，透过此电路架构，也能同步降低数据量，以降低传送耗能，达到提高装置一次充电所能使用之时效。目前，模拟信号处理流程只透过转换器后便直接传至处理模块进行信号处理，并没有对模拟数字转换器及整体系统的能源使用上做进一步的优化。由于模拟数字转换器在使用上会连接至多个传感器，在操作频率上却没有因此变动，造成在转换时使用了过高的操作频率，造成转换器的耗能提高。
技术实现要素：
本发明的目的在于克服上述现有技术的缺点，提供一种应用于模拟数字转换器的节能装置。降低了模拟数字转换器的运作耗能，也同时降低了信号传送至处理器处理时所需的传送耗能。本发明的目的是通过以下技术方案来实现的：这种应用于模拟数字转换器的节能装置，包括接收脉波信号的多对一多任务器，多对一多任务器与模拟数字转换器连接，模拟数字转换器与数据压缩模块连接；所述模拟数字转换器将多对一多任务器传递的脉波信号转换为模拟数字信号；所述数据压缩模块对模拟数字信号进行预测处理，并且根据预测处理结果控制多对一多任务器调整输入的脉波信号，或预测结果重新编码，缩减其数据量，然后输出编码后的串行码。更进一步的，本发明的特点还在于：其中数据压缩模块包括与模拟数字转换器连接的预测模块，预测模块还与控制模块和编码模块连接，控制模块与多对一多任务器连接，编码模块与位重组模块连接。其中预测模块包括多个缓存器，以及与缓存器连接的选择器，与选择器和缓存器连接的第一运算单元，缓存器接收模拟数字信号，第一运算单元输出预测结果信号，且缓存器的数目不少于3个。其中编码模块包括编码电路，编码电路接收预测结果信号，编码电路输出单组位信号。其中位重组模块包括缓存器，缓存器接收单组位信号，缓存器与第三运算单元连接，缓存器输出比特流信号，第三运算单元输出有效码。有效码和比特流信号为压缩后输出的串行码，有效码和比特流信号通过无线传输模块进行传送。其中有效码和比特流信号的总位数小于模拟数字转换器转换的模拟数字信号。其中控制模块包括运算单元，第二运算单元接收预测结果信号，第二运算单元输出模拟数字转换器控制信号。其中模拟数字转换器为直接转换模拟数字转换器、循续渐进式模拟数字转换器、跃升比较模拟数字转换器、Delta编码模拟数字转换器、威尔金森模拟物位转换器、积分模拟数字转换器、时间交织模拟数字转换器中的任意一种。其中多对一多任务器接收2组或2组以上的脉波信号。本发明的有益效果是，数据压缩模块能够将转换后的模拟数字信号，进行压缩之后，以更少的位数进行输出，有效降低了模拟数字转换过程所使用的电路的能耗。更进一步的，通过预测模块对模拟数字信号进行预测处理，能够适时调整多对一多任务器接收的脉冲信号，降低了数字模拟转换器的电路能耗。更进一步的，将压缩后的数据使用无线方式进行传输，减少了无线传输过程能耗过高的问题满足了现代便携式电子产品的需求，延长了具有固定电量的电子设备的使用时间；更进一步的，本发明所使用的模拟数字转换器可选择多种类型的模拟数字转换器，能够广泛适用于各种便携式电子设备中。更进一步的，本发明能够接收多组脉冲信号，提高了模拟数据的转换效率，进一步降低了能耗。附图说明图1为本发明的结构示意图；图2为本发明中预测模块的结构示意图；图3为本发明中编码模块的结构示意图；图4为本发明中控制模块的结构示意图；图5为本发明中位重组模块的结构示意图；图6为本发明的信号时序图。其中：1为震荡器；2为多对一多任务器；3为模拟数字转换器；4为数据压缩模块；41为预测模块；411为第一缓存器；412为选择器；413为第一运算单元；42为编码模块；421为编码电路；43为控制模块；431为第二运算单元；44为位重组模块；441为第二缓存器；442为第三运算单元；5为无线传输模块。具体实施方式本发明提供了一种应用于模拟数字转换器的节能装置，包括接收至少2组以上脉波信号的多对一多任务器2，多对一多任务器2与模拟数字转换器3连接，模拟数字转换器与数据压缩模块4连接；所述模拟数字转换器3将多对一多任务器2传递的脉波信号转换为模拟数字信号，数据压缩模块4将上述模拟数字信号进行预测处理，并根据预测处理结果控制多对一多任务器2调整输入的脉波信号，或根据预测结果重新编码，缩减模拟数字信号数据量，然后输出编码后的串行码；其中数据压缩模块4包括与模拟数字转换器3连接的预测模块41，还包括与预测模块41连接的编码模块42和控制模块43，编码模块42与位重组模块44连接。其中预测模块41包括至少3个第一缓存器411，所有的第一缓存器411顺序连接至模拟数字转换器3后，且最后一个第一缓存器411与第一运算单元413连接，其余的第一缓存器411与选择器412连接，第一运算单元413输出预测结果信号。其中编码模块42包括编码电路421，编码电路421接收预测结果信号，编码电路421输出单组位信号。其中控制模块43包括第二运算单元431，第二运算单元431接收预测模块41发送的预测结果信号，以及输出模拟数字转换控制信号给多对一多任务器2。其中位重组模块44包括缓存器第二缓存器441，第二缓存器441接收编码模块42输出的单组位信号，第二缓存器441与第三运算单元442连接，第二缓存器441输出比特流信号，第三运算单元442输出有效码，且比特流信号和有效码为压缩后输出的有效数据串行码，有效码和比特流信号通过无线传输模块5进行传送，有效码和比特流信号的总位数小于模拟数字转换器转换的模拟数字信号。下面结合附图对本发明做进一步详细描述：本发明提供了一种应用于模拟数字转换器的节能装置，参见图1，包括多对一多任务器2，多对一多任务器2接收2组或2组以上的脉冲信号，该脉冲信号可由震荡器1产生，脉冲信号也可为自然产生的脉冲信号；多对一多任务器2将接收的脉冲信号分为TCLK(Typicalclock)、高于TCLK的HCLK(High)和低于TCLK的LCLK(Low)，并且多对一多任务器2将该信号传递给模拟数字转换器3，模拟数字转换器3将该信号转化为模拟数字信号；其中模拟数字转换器3为直接转换模拟数字转换器、循续渐进式模拟数字转换器、跃升比较模拟数字转换器、Delta编码模拟数字转换器、威尔金森模拟物位转换器、积分模拟数字转换器、时间交织模拟数字转换器中的任意一种；模拟数字转换器3与数据压缩模块4连接。数据压缩模块4包括接收模拟数字信号的预测模块41，参见图2，预测模块41包括在数据模拟转换器3后依次连接的至少3个第一缓存器411，最后一个第一缓存器411与运算单元413连接，其余的第一缓存器411与选择器412连接，选择器412与第一运算单元413连接，运算单元413将预测结果信号传递给编码模块42；参见图3，编码模块42包括编码电路421，编码电路421采用霍夫曼编码或其他编码方式进行编码；预测模块41还与控制模块43连接，控制模块43包括第二运算单元431，第二运算单元431连接预测模块41和多对一多任务器2；编码模块43还与位重组模块44连接，位重组模块44包括第二缓存器441，第二缓存器441与编码模块42连接，第二缓存器441还与第三运算单元442连接，第二缓存器441和第三运算单元442分别向外传输有效数据比特流信号和有效码给无线传输模块5，无线传输模块5向外传输有效数据串行码。本发明应用于模拟数字转换器的节能装置的工作流程是，多对一多任务器2接收至少2组脉冲信号，脉冲信号可为自然产生的脉冲信号，也可以为震荡器1产生的脉冲信号；多对一多任务器2将脉冲信号传递给模拟数字转换器3，模拟数据转换器3将其转换为模拟数字信号，并传递给数字压缩模块4的预测模块41；预测模块41中与选择器412连接的若干第一缓存器411接收模拟数字信号，并由选择器412进行判断准位，将选择器412的判断结果和最后一个第一缓存器411在第一运算单元413上进行运算，其运算结果为预测结果，并将预测结果信号发送给编码模块42；编码模块42中的编码电路421接收该预测结果信号，并以霍夫曼编码等编码方式进行编码，并输出单组位信号至位重组模块44，单组位信号的长度最佳为16位；位重组模块44接收单组位信号，并且将随时序不断输入单组位信号传入第二缓存器441，并且由第三运算单元442控制器输出时段，第二缓存器441输出比特流信号，第三运算单元442的运算结果为输出的有效码，比特流信号为同一长度的比特流信号，该比特流信号和有效码为压缩后的串行码，将该串行码输出至无线传输模块5，无线传输模块5将数据以无线方式传输至后段进行下一步处理。本发明的时序变化如图6所示，根据Digitalsignal的数值会自动调整ADCCLK，在Digitalsignal的数值变化大时使用TCLK较快的频率进行采样，如图中显示数值由34变为20(第一段LCLK)；并在侦测到Digitalsignal的数值变化较大时给出Controlsignal，ADCCLK接收到Controlsignal后提升采样率；同理，在侦测到Digitalsignal的数值变化较小时(第二段TCLK)由13变为15，降低ADCCLK。Enable和Bitout为位重组模块之输出，示范例为两笔数据会输出一个Bitout和一个Enable，通过重组可以降低原本传送数据的次数。图6中LCLK为低速采样频率(LowClock)；TCLK为标准采用频率(TypicalClock)；ADCCLK为模拟数字转换器采样频率(AnalogtoDigitalConverterClock)；ControlSignal为控制模块43产生的输出控制信号；DigitalSignal为模拟数字转换器3产生的模拟数字信号；Cdata为DigitalSignal经过编码模块编码压缩后输出的单组位信号(Compresseddata)，压缩后命名为D1，D2，D3……；Enable为位重整模块44输出的有效码；Bitout为位重整模块44输出的比特流信号，且B1，B2，B3……为有效输出命名，Sig为无效信号。