减少功率变换系统中的开关损耗的系统和方法与流程
本公开涉及集成电路。更具体地，本发明的一些实施例提供了减少功率变换系统中的开关损耗的系统和方法。
背景技术：
本发明的某些实施例涉及集成电路。更具体地，本发明的一些实施例提供了用于减少开关损耗的系统和方法。仅通过示例，本发明的一些实施例已经被应用于功率变换系统。但是，应该认识到，本发明具有更广泛的应用范围。
图1是示出具有整流电路的传统的功率变换系统的简化示意图。功率变换系统100(例如，功率变换器)包括整流桥101、主控制器102(例如，芯片)、初级绕组104、次级绕组106、副控制器108(例如，芯片)、二极管109、辅助绕组124、电流感测电阻器128、电容器103、107、112、140、和142、电阻器105、122、126、132、146、148、150、和152、并联稳压器(例如，TL431)144、光电耦合器171、电容器160、以及开关110和130。主控制器102包括比较器162、退磁检测器164、以及触发器166。副控制器108包括比较器168和176、定时器174(例如，2-μs前沿消隐定时器)、以及触发器172。
如图1所示，初级侧的接地电压是芯片102的接地电压，次级侧的接地电压是芯片108的接地电压。芯片102的接地电压被偏置到0伏，并且芯片102的接地电压至少通过光电耦合器171与芯片108的接地电压隔离。
如果开关130(例如，晶体管)闭合(例如，导通)，能量被存储在包括初级绕组104和次级绕组106的变压器中。变压器生成输出电压180，该输出电压被包括电阻器150和148的分压器接收。通过光电耦合器171，反馈信号178被生成。如果开关130断开(例如，关断)，变压器所存储的能量被转移到次级侧，并且退磁过程开始。在退磁过程期间，开关110(例如，晶体管)闭合(例如，导通)。当退磁过程结束时，开关110断开(例如，关断)，并且串联谐振在初级绕组104和开关130(例如，晶体管)的寄生电容器199之间发生。
如图1所示，横跨开关130的寄生电容器199的电压降等于晶体管130的漏极端子和源极端子之间的电压降。如果晶体管130的漏极端子和源极端子之间的电压降(例如，Vds)减小到低量级(例如，局部最小值)，则开关130闭合(例如，导通)，以减少开关损耗并提高系统效率。
图2是传统的功率变换系统100的简化时序图。波形202代表作为时间函数的驱动信号182，波形204代表作为时间函数的电流感测信号184(例如，VCS)，波形206代表作为时间函数的信号186(例如，INV)，并且波形208代表作为时间函数的检测信号188(例如，DEM_on)。另外，波形210代表作为时间函数的、流过次级绕组106的电流190(例如，IS)，波形212代表作为时间函数的电压(例如，Vsns)，并且波形214代表作为时间函数的驱动信号194(例如，SR_gate信号)。
如波形202所示，在导通时间T1期间，驱动信号182处于逻辑高电平，并且开关130闭合(例如，导通)。当开关130闭合(例如，导通)时，电流196流过初级绕组104、开关130、以及电阻器128，并且生成电流感测信号184(例如，VCS)。如波形204所示，电流感测信号184(例如，VCS)在导通时间T1期间从值216增大到值218。如波形214所示，在功率变换系统100的次级侧，在导通时间T1期间，驱动信号194处于逻辑低电平，并且开关110断开(例如，关断)。如波形212所示，电压信号192(例如，Vsns)在导通时间T1期间保持在值224。
如波形202所示，在关断时间T2的开始时间t0，驱动信号182从逻辑高电平变为逻辑低电平，并且开关130在关断时间T2期间断开(例如，关断)。如波形204所示，在关断时间T2的开始时间t0，电流感测信号184(例如，VCS)从值218迅速减小到值216。如波形206所示，在关断时间T2的开始时间t0，与辅助绕组124相关联的电压信号186(例如，INV)从值228迅速增大到值230。如波形212所示，在关断时间T2的开始时间t0，电压信号192(例如，Vsns)从值224迅速减小到值226。例如，值224高于0伏，并且值226低于0伏。
如波形210所示，电流190(例如，Is)从时间t0的值222迅速增大到时间t1的值220。如波形214所示，在关断时间T2的时间tl，驱动信号194从逻辑低电平变为逻辑高电平，并且开关110闭合(例如，导通)。如波形212所示，在关断时间T2的时间t1，电压信号192(例如，Vsns)从值226增大到值232。例如，值232低于0伏。如波形206所示，从关断时间T2的时间t0到时间t2，与辅助绕组124相关联的电压信号186(例如，INV)基本保持在值230。
如波形214所示，从关断时间T2的时间t1到时间t2(例如，在时间段T4期间)，驱动信号194保持在逻辑高电平，并且开关110保持闭合(例如，导通)。如波形212所示，从关断时间T2的时间t1到t2(例如，在时间段T4期间)，电压信号192(例如，Vsns)从值232逐渐增大到值234。例如，值234等于-12mV。如波形210所示，从关断时间T2的时间t1到时间t2(例如，在时间段T4期间)，电流190(例如，Is)从值220减小到值222。例如，值222接近(例如，等于)0安。在另一示例中，在时间t2，退磁过程结束。
参考图1，在关断时间T2的时间t2(例如，在退磁过程结束时)，比较器168将比较信号191输出到触发器172(例如，触发器172的R端子)。如波形214所示，在关断时间T2的时间t2，驱动信号194从逻辑高电平变为逻辑低电平，并且开关110变为断开(例如，关断)。例如，时间t2是时间段T5的开始时间。
如波形206所示，从时间段T5的开始时间t2到时间t3，串联谐振在初级绕组104和开关130的寄生电容器199之间发生，并且与辅助绕组124相关联的电压信号186(例如，INV)减小，直到电压信号186达到最小值239(例如，在时间t3)为止。
如波形208所示，在时间t3，退磁检测器164在信号188中生成脉冲(例如，DEM_on)。响应于该脉冲，如波形202所示，在时间t3，驱动信号182从逻辑低电平变为逻辑高电平，并且开关130闭合(例如，导通)。例如，时间t3是驱动信号182的另一导通时间T3的开始。
如图1和图2所示，开关130的导通电压被如下确定：
Vturn_on＝Vin-N×Vo (等式1)
其中，Vturn_on代表开关130的导通电压，Vin代表输入电压198，N代表初级绕组104和次级绕组106之间的匝数比，并且Vo代表输出电压180。
根据等式1，开关130的导通电压随输入电压198增大，所以开关130的导通电压在高输入电压比在低输入电压更高。另外，传统的功率变换系统100(例如，准谐振功率变换器)的开关频率在高输入电压比在低输入电压更高。因此，在高输入电压，传统的功率变换系统100的开关损耗通常显著大于低输入电压的开关损耗。高输入电压的开关损耗严重影响了系统效率。
为了减少开关损耗，可以在开关110关断和退磁过程结束之间引入延迟。图3是另一功率变换系统的简化的传统时序图。波形302代表作为时间函数的初级侧的驱动信号，波形304代表作为时间函数的电流感测信号(例如，VCS)，波形305代表作为时间函数的、流过初级绕组的电流(例如，Iin)，波形306代表作为时间函数的、次级侧上的另一驱动信号(例如，SR_gate信号)，波形308代表作为时间函数的、流过次级绕组的电流，并且波形310代表作为时间函数的、初级侧的开关上的电压降。例如，初级测的开关是晶体管，并且该开关上的电压降是晶体管的漏极端子与源极端子之间的电压降(例如，Vds)。
如图3所示，时间t11代表退磁过程的结束时间，并且时间t12代表另一驱动信号(例如，SR_gate信号)从逻辑高电平变为逻辑低电平、并且次级侧的开关变为断开(例如，关断)时的时间。从时间t11到时间t12，存在时间段Td指示的延迟。
然而，传统的功率变换系统具有各种缺点。因此，非常期望改善减少功率变换系统的开关损耗的技术。
技术实现要素：
本发明的某些实施例涉及集成电路。更具体地，本发明的一些实施例提供了用于减少开关损耗的系统和方法。仅通过示例，本发明的一些实施例已经被应用到功率变换系统。但是，应该认识到，本发明具有更广泛的应用范围。
根据一个实施例，功率变换器包括初级绕组、和耦合到初级绕组的次级绕组。另外，功率变换器包括第一开关，第一开关包括第一开关端子、第二开关端子、以及第三开关端子。第一开关被配置为影响与初级绕组相关联的第一电流。第一开关端子对应于第一电压，第二开关端子对应于第二电压。第一电压减去第二电压等于电压差。另外，功率变换器包括第二开关，第二开关包括第四开关端子、第五开关端子、以及第六开关端子并且被配置为影响与次级绕组相关联的第二电流。另外，功率变换器包括：采样电压生成器，被配置为在第一开关变为闭合之前对第三电压采样，并且至少部分地基于第三电压生成采样电压。第三电压与第一开关变为闭合之前的电压差有关。另外，功率变换器包括：误差放大器，被配置为接收采样电压和参考电压，并且至少部分地基于采样电压和参考电压生成放大电压。另外，功率变换器包括：阈值电压生成器，被配置为至少基于与放大电压相关联的信息生成阈值电压。另外，功率变换器包括：驱动信号生成器，被配置为接收阈值电压和第四电压，至少部分地基于阈值电压和第四电压生成驱动信号，并且将驱动信号输出到第二开关，第四电压表征第二电流。驱动信号生成器进一步被配置为响应于第四电压变得大于阈值电压，生成断开第二开关的驱动信号。功率变换器被配置为响应于采样电压与参考电压不相等，随时间改变阈值电压。
根据另一实施例，用于功率变换器的控制器包括：采样电压生成器，被配置为在第一开关变为闭合之前对第一电压进行采样，并至少部分地基于第一电压生成采样电压。第一电压与第一开关变为闭合之前的电压差有关。第一开关包括第一开关端子、第二开关端子、以及第三开关端子，并且被配置为影响与功率变换器的初级绕组相关联的第一电流。第一开关端子对应于第二电压，并且第二开关端子对应于第三电压。电压差等于第二电压减去第三电压。另外，控制器包括：误差放大器，被配置为接收采样电压和参考电压，至少部分地基于采样电压和参考电压生成放大电压，并且输出放大电压，供阈值电压生成器生成阈值电压。阈值电压生成器被配置为至少基于与放大电压相关联的信息生成阈值电压，并且将阈值电压输出到驱动信号生成器。驱动信号生成器被配置为接收阈值电压和第四电压，至少部分地基于阈值电压和第四电压生成驱动信号，并且将驱动信号输出到第二开关，其中第四电压表征与功率变换器的次级绕组相关联的第二电流，次级绕组耦合到初级绕组。第二开关包括第四开关端子、第五开关端子、以及第六开关端子，并且被配置为影响第二电流。驱动信号生成器进一步被配置为响应于第四电压变得大于阈值电压，生成断开第二开关的驱动信号。控制器被配置为响应于采样电压与参考电压不相等而生成放大电压，以随时间改变阈值电压。
根据又一实施例，用于功率变换器的控制器包括：阈值电压生成器，被配置为至少基于与误差放大器生成的放大电压相关联的信息生成阈值电压。另外，控制器包括：驱动信号生成器，被配置为接收阈值电压和第一电压，至少部分地基于阈值电压和第一电压生成驱动信号，并且将驱动信号输出到第一开关。第一电压表征第一电流。第一开关包括第一开关端子、第二开关端子、以及第三开关端子，并且被配置为影响与被耦合到功率变换器的初级绕组的次级绕组相关联的第一电流。误差放大器被配置为接收来自采样电压生成器的采样电压和参考电压，并且至少部分地基于采样电压和参考电压生成放大电压。采样电压生成器被配置为在第二开关变为闭合之前对第二电压进行采样，并且至少部分地基于第二电压生成采样电压。第二电压与第二开关变为闭合之前的电压差有关。第二开关包括第四开关端子、第五开关端子、以及第六开关端子。第二开关被配置为影响与初级绕组相关联的第二电流。第四开关端子对应于第三电压，第五开关端子对应于第四电压。第三电压减去第四电压等于电压差。驱动信号生成器进一步被配置为响应于第一电压变得大于阈值电压，生成断开第一开关的驱动信号。阈值电压生成器还被配置为响应于采样电压与参考电压不相等，随时间改变阈值电压。
根据又一实施例，用于功率变换器的方法包括：在第一开关变为闭合之前对第一电压进行采样。第一开关包括第一开关端子、第二开关端子、以及第三开关端子。第一开关被配置为影响与功率变换器的初级绕组相关联的第一电流。另外，该方法包括：至少部分地基于第一电压生成采样电压。第一电压与第一开关变为闭合之前的电压差有关。第一开关端子对应于第二电压，第二开关端子对应于第三电压。第二电压减去第三电压等于电压差。另外，该方法包括：接收采样电压和参考电压，并且至少部分地基于采样电压和参考电压生成放大电压。另外，该方法包括：至少基于与放大电压相关联的信息生成阈值电压。另外，该方法包括：接收阈值电压和第四电压，并且至少部分地基于阈值电压和第四电压生成驱动信号。另外，该方法包括：将驱动信号输出到第二开关。第四电压表征第二电流。第二开关包括第四开关端子、第五开关端子、以及第六开关端子，并且被配置为影响与耦合到初级绕组的次级绕组相关联的第二电流。至少部分地基于阈值电压和第四电压生成驱动信号包括：响应于第四电压变得大于阈值电压，生成断开第二开关的驱动信号。至少基于与放大电压相关联的信息生成阈值电压包括：响应于采样电压与参考电压不相等，随时间改变阈值电压。
根据实施例，可以实现一个或多个有益效果。参考下面的详细描述和附图，将完全明白本发明的这些有益效果、以及各种附加目的、特征、和优点。
附图说明
图1是示出具有整流电路的传统的功率变换系统的简化示意图。
图2是图1所示的传统的功率变换系统的简化时序图。
图3是另一功率变换系统的简化传统时序图。
图4(A)是功率变换系统的简化时序图，并且图4(B)是示出根据某些实施例的图4(A)所示的不同时间段的等效电路的简化示意图。
图5是示出根据一些实施例的系统效率与功率变换系统的初级侧的开关的导通电压之间的关系的简化示意图。
图6是示出根据本发明实施例的功率变换系统的某些组件的简化示意图。
图7是根据本发明实施例的图6所示的功率变换系统的简化时序图。
图8是示出根据本发明另一实施例的功率变换系统的简化示意图。
图9是根据本发明实施例的图8所示的功率变换系统的简化时序图。
图10是根据本发明另一实施例的图8所示的功率变换系统的简化时序图。
具体实施方式
本发明的某些实施例涉及集成电路。更具体地，本发明的一些实施例提供了用于减少开关损耗的系统和方法。仅通过示例，本发明的一些实施例已经被应用于功率变换系统。但是，应该认识到，本发明具有更广泛的应用范围。
参考图3，根据一些实施例，如果时间段Td大小固定，即使初级侧的开关的电压降(例如，晶体管的Vds)可以下降到初级侧的开关变为闭合(例如，导通)的局部最小值，该局部最小值也并不总是接近或者等于0伏。
图4(A)是功率变换系统的简化时序图，图4(B)是根据某些实施例的图4(A)所示的不同时间段的等效电路的简化示意图。参考图4(A)和(B)，波形1302代表作为时间函数的、初级侧的驱动信号482，波形1304代表作为时间函数的电流感测信号484(例如，VCS)，波形1305代表作为时间函数的、流过初级绕组404的电流496(例如，Iin)，波形1306表示作为时间函数的、次级侧的另一驱动信号494(例如，SR_gate信号)，波形1308表示作为时间函数的、流过次级绕组406的电流490，并且波形1310表示作为时间函数的、初级侧的开关430上的电压降。例如，初级侧的开关430是晶体管，开关430上的电压降是晶体管的漏极端子与源极端子之间的电压降(例如，Vds)。
如波形1302所示，在导通时间T8(例如，从时间t5到时间t6)期间，驱动信号482处于逻辑高电平，并且开关430闭合(例如，导通)。当开关430闭合(例如，导通)时，电流496流过初级绕组404、开关430、以及电阻器428，并且生成电流感测信号484(例如，VCS)。如波形1304所示，电流感测信号484(例如，VCS)在导通时间T8期间从值1316增大到值1318，并且如波形1305所示，流过初级绕组404的电流496(例如，Iin)在导通时间T8期间从值1330增大到值1332。如波形1306所示，在功率变换系统的次级侧，在导通时间T8期间，驱动信号494(例如，SR_gate信号)处于逻辑低电平，并且开关410(例如，晶体管)断开(例如，关断)。如波形1308所示，在导通时间T8期间，第二开关电流490保持在值1320(例如，0A)。如波形1310所示，在导通时间T8期间，开关430上的电压降Vds保持在值1322(例如，0V)。
如波形1302所示，在关断时间T9的开始时间t6，驱动信号482从逻辑高电平变为逻辑低电平，并且开关430在关断时间T9期间断开(例如，关断)。如波形1304所示，在关断时间T9的开始时间t6，电流感测信号484(例如，VCS)从值1318迅速减小到值1316，并且如波形1305所示，在关断时间T2的开始时间t6，流过初级绕组404的电流496(例如，Iin)从值1332迅速减小到值1330。如波形1306所示，在关断时间T9的开始时间t6，驱动信号494从逻辑低电平变为逻辑高电平。如波形1308所示，在关断时间T9的开始时间t6，开关410变为闭合(例如，导通)，并且流过次级绕组406的电流490从值1320迅速增大到值1324。如波形1310所示，在关断时间T9的开始时间t6，开关430上的电压降Vds从值1322迅速增大到值1328。例如，值1328等于Vin+N*Vo，其中，Vin代表输入电压498，N代表初级绕组404与次级绕组406的匝数比，Vo代表输出电压480。
如波形1306所示，从关断时间T9的时间t6到时间t8(例如，在时间段T10)期间，驱动信号494(例如，SR_gate信号)保持在逻辑高电平，并且开关410保持闭合(例如，导通)。如波形1308所示，从关断时间T9的时间t6到时间t7期间，电流490(例如，Is)从值1324减小到值1320。例如，值1320等于0安，并且在时间t7，退磁过程结束。在另一示例中，从关断时间T9的时间t7到时间t8期间，驱动信号494(例如，SR_gate信号)保持在逻辑高电平，并且开关410保持闭合(例如，导通)。如波形1308所示，从时间t7到时间t8，电流490(例如，Is)从值1320变到1326。例如，值1326小于0安，所以值1326的绝对值代表电流490的大小，值1326的负号指示相比与大于0安的值1324相对应的电流方向，电流490已经改变了方向。在另一示例中，从时间t7到时间t8，电流490改变其方向并且增大其大小。
如波形1306所示，在关断时间T9的时间t8，驱动信号494(例如，SR_gate信号)从逻辑高电平变到逻辑低电平，并且开关410变为断开(例如，关断)。例如，时间t8是时间段T11的开始时间。在另一示例中，次级侧的电流490的改变在从时间t8到时间t10期间导致初级绕组404和开关430的寄生电容器之间的串联谐振。
如波形1310所示，开关430上的电压降Vds从时间t8到时间t10期间减小。例如，由于初级绕组404和开关430的寄生电容器之间的串联谐振，开关430上的电压降Vds从值1328减小到值1322(例如，0V)。
如波形1302所示，在时间t10，驱动信号482从逻辑低电平变为逻辑高电平，并且开关430变为闭合(例如，导通)。例如，时间t10是驱动信号482的另一导通时间T12的开始时间。在另一示例中，在时间t10，开关430上的电压降Vds达到0伏，并且开关430变为闭合(例如，导通)，从而实现了0伏导通。
利用不同值的输入电压498，延迟时间Td的持续时间(例如，从时间t7到时间t8)通常需要被调节，以在开关430上的电压降Vds变为0伏的同时导通开关430。所以，固定大小的延迟时间Td通常无法确保在不同值的输入电压498下都实现0伏导通。
参考图4(A)和图4(B)，在导通时间T8(例如，从时间t5到时间t6)期间，驱动信号482处于逻辑高电平，并且开关430被闭合(例如，导通)。例如，在时间t5，开关430响应于驱动信号482变为逻辑高电平而变得闭合。在另一示例中，在时间t6，开关430响应于驱动信号482变为逻辑低电平而变为断开(例如，关断)。在导通时间T8(例如，从时间t5到时间t6)期间，电流496通过初级绕组404流到开关430，然后流过开关430和电阻器428。另外，在导通时间T8(例如，从时间t5到时间t6)期间，初级绕组404响应于输入电压498被充电。
在时间t6，开关430变为断开(例如，关断)，并且开关410变为闭合(例如，导通)。从时间t6到时间t7，次级绕组406放电，以提供输出电压480。在时间t7，次级绕组406的放电结束，并且次级电流490达到值1320(例如，0A)。
从时间t7到时间t8(例如，在延迟时间Td期间)，开关430保持断开(例如，关断)，开关410保持闭合(例如，导通)，并且次级绕组406被输出电压480充电。在延迟时间Td期间，电流490方向反转并且大小增大。例如，电流490的大小从时间t7的0安增大到时间t8的I1。在另一示例中，I1等于值1326的绝对值。
在时间t8，开关410变为断开(例如，关断)，并且电流490的大小下降到值1320(例如，0A)，这使得电流496从开关430的寄生电容器(Cds)流向初级绕组404，并且流过初级绕组404。例如，在时间t8，电流490(例如，Is)从值1330变到值1333。在另一示例中，值1333小于0安，所以值1333的绝对值代表电流496的大小，值1333的负号指示电流496在不同于对应于大于0安的值1332的电流方向的方向中流动。
例如，在时间t8，电流496被如下确定：
Iin＝I1/N (等式2)
其中，Iin代表电流496的大小，N代表初级绕组404与次级绕组406之间的匝数比，并且I1代表电流490在时间t8的大小。在另一示例中，在时间t8，晶体管430的漏极端子与源极端子之间的电压降被如下确定：
Vds＝Vin+N×Vo (等式3)
其中，Vds代表晶体管430的漏极端子与源极端子之间的电压降，Vin代表时间t8的输入电压498，N代表初级绕组104与次级绕组106之间的匝数比，并且Vo代表时间t8的输出电压480。
从时间t8到时间t9，电流496从开关430的寄生电容器(例如，Cds)流到初级绕组404，然后流过初级绕组404。另外，从时间t8到时间t9，串联谐振在初级绕组404和开关430(例如，晶体管)的寄生电容器(例如，Cds)之间发生。例如，从时间t8到时间t9，晶体管430上的电压降(例如，横跨晶体管430的寄生电容器Cds的电压降Vds)的大小大于输入电压498，所以晶体管430的寄生电容器(例如，Cds)向初级绕组404放电。在另一示例中，从时间t8到时间t9，晶体管430上的电压降(例如，Vds)的大小减小，但是电流496的大小增大。
在时间t9，晶体管430上的电压降(例如，横跨晶体管430的寄生电容器Cds的电压降Vds)变为大小等于输入电压498，并且电流496的大小达到最大，其是值1334的绝对值。另外，在时间t9，初级绕组404中存储的能量被如下确定：
Eps＝Lp×Iin2+Cds×(N×Vo)2＝Ls×I12+Cds×(N×Vo)2 (等式4)
其中，Eps代表时间t9时初级绕组404中存储的能量。另外，Lp代表初级绕组404的电感，Ls代表次级绕组406的电感，Cds代表晶体管430的寄生电容器的电容，并且N代表初级绕组404与次级绕组406之间的匝数比。另外，Iin代表电流496在时间t8的大小，I1代表电流490在时间t8的大小，并且Vo代表时间t8的输出电压480。
从时间t9到时间t10，串联谐振在初级绕组404和开关430(例如，晶体管)的寄生电容器(例如，Cds)之间继续。例如，从时间t9到时间t10，晶体管430上的电压降(例如，Vds)继续减小，并且电流496的大小也从在时间t9达到的最大值减小。
在时间t10，电流496的大小减小到值1330(例如，0A)，并且晶体管430上的电压降(例如，Vds)减小到值1322(例如，0V)。另外，在时间t10，驱动信号482从逻辑低电平变为逻辑高电平，并且开关430变为闭合(例如，导通)。例如，晶体管430上的电压降(例如，Vds)在时间t10等于0伏，并且开关430在时间t10变为闭合(例如，导通)，从而实现了0电压导通。
在另一示例中，对于晶体管430上的电压降(例如，Vds)在时间t10减小到0伏，需要满足以下条件：
其中，Ls代表次级绕组406的电感，Cds代表晶体管430的寄生电容器的电容，并且N代表初级绕组404与次级绕组406之间的匝数比。另外，Vin代表输入电压498在时间t8的大小，I1代表电流490在时间t8的大小，并且Vo代表时间t8的输出电压480。
在又一实施例中，基于等式5，为了实现0电压导通，电流490在时间t8的最大大小需要满足以下条件：
其中，I1代表电流490在时间t8的大小，Vin代表输入电压498在时间t8的大小，并且Vo代表时间t8的输出电压480。另外，Ls代表次级绕组406的电感，Cds代表晶体管430的寄生电容器的电容，并且N代表初级绕组404与次级绕组406之间的匝数比。
在又一示例中，基于等式6，为了实现0电压导通，电流490在时间t8的最大大小的最小值如下：
其中，I1，min代表电流490在时间t8的大小的最小值，Vin代表输入电压498在时间t8的大小，并且Vo代表时间t8的输出电压480。另外，Ls代表次级绕组406的电感，Cds代表晶体管430的寄生电容器的电容，并且N代表初级绕组404与次级绕组406之间的匝数比。
在另一示例中，基于等式7，电流490在时间t8的最大大小的最小值随着一个或多个系统参数(例如，Lp、Cds、和/或N)改变(例如，非线性地改变)，并且随着输入电压498在时间t8的大小改变(例如，非线性地改变)。在又一示例中，为了利用不同系统参数和/或在不同输入电压下实现0电压导通，初级侧的功率开关430的导通电压被采样，并且闭环控制被实现。
但是，根据一些实施例，0电压导通并不总会导致整个功率变换系统的最低开关损耗。例如，为了对初级侧的开关430实现更低的导通电压，需要更高能量的串联谐振；因此，次级侧的电流490(例如，I1)在时间t8的大小也需要更高。
在另一示例中，随着电流490(例如，I1)在时间t8的大小更大，当次级侧的开关410变为断开(例如，关断)时，次级侧的开关410的开关损耗和变压器(例如，包括初级绕组404和次级绕组406的变压器)的铜耗增大。在另一示例中，在这些情形下，如果初级侧的开关430的导通电压不是精确地等于0伏，那么系统效率可能并不是最高的。
图5是示出根据一些实施例的功率变换系统的系统效率和初级侧的开关的导通电压之间的关系的简化示意图。例如，功率变换系统在一些情形下可以提供20V的输出电压和2.25A的最大输出电流。在另一示例中，功率变换系统的工作频率是200kHz。在又一示例中，输入电压(例如，输入电压498)是230V。
如图5所示，曲线400示出了功率变换系统的系统效率与初级侧的开关(例如，开关430)的导通电压之间的关系。例如，在时间t8与时间t10之间没有任何延迟(例如，时间t7等于时间t10，所以延迟时间Td等于0)的情况下，导通电压等于185V并且相应的效率是92.2％，如数据点402所示。在另一示例中，如果延迟时间Td的持续时间增大，则导通电压减小并且效率增加。在另一示例中，当导通电压接近0伏时(例如，40V)，可能出现最高系统效率。
图6是示出根据本发明实施例的功率变换系统500的某些组件的简化示意图。该示意图仅是示例，而不应该不适当地限制权利要求的范围。本领域技术人员将认识到很多变形、替换、以及修改。功率变换系统500(例如，功率变换器)包括整流桥501、主控制器502(例如，芯片)、初级绕组504、次级绕组506、副控制器508(例如，芯片)、开关510(例如，晶体管)、辅助绕组524、电流感测电阻器528、开关530(例如，晶体管)、电容器503、512、540、和542、电阻器522、526、532、546、548、550、和552、并联稳压器544(例如，TL431)、光电耦合器571、电容器561、电阻器505和507、采样组件509(例如，开关)、电压控制的电压源560、以及误差放大器579。
如图6所示，根据一些实施例，初级侧的接地电压是芯片502的接地电压，并且次级侧的接地电压是芯片508的接地电压。例如，芯片502的接地电压被偏置到0伏。在另一示例中，芯片502的接地电压至少通过光电耦合器571与芯片508的接地电压隔离。
在一个实施例中，晶体管510包括栅极端子1512、漏极端子1514、以及源极端子1516，并且晶体管530包括栅极端子1532、漏极端子1534、以及源极端子1536。例如，晶体管510的源极端子1516被偏置到次级侧的接地电压，并且晶体管530的源极端子1536被偏置到初级侧的接地电压。在另一实施例中，副控制器508包括比较器568和576、定时器574(例如，2μs前沿消隐定时器)、以及触发器572。
在另一实施例中，误差放大器579包括跨导放大器570和电容器578。例如，误差放大器579充当反馈环的补偿网络，其控制晶体管530变为导通时晶体管530的漏极端子1534到源极端子1536的电压降(例如，Vds)的局部最小值。
在又一实施例中，电阻器528包括端子1522和1524。例如，端子1522被连接到源极端子1536。在另一示例中，端子1524被偏置到初级侧的接地电压。在另一实施例中，电阻器505包括端子1505和1506，并且电阻器507包括端子1507和1508。例如，端子1505被连接到漏极端子1534。在另一示例中，端子1506和1507被连接。在又一示例中，端子1508被偏置到初级侧的接地电压。
根据一个实施例，电流596流过初级绕组504。例如，如果晶体管530关断，则电流596的大小会由于电阻器505和507的电阻值比电阻器528的电阻值大得多而小得多。在另一示例中，如果晶体管530导通，电流596的大小会由于电阻器528的电阻值比电阻器505和507的电阻值小得多而大得多。
根据另一实施例，如果晶体管530导通，则晶体管530的源极端子1536被偏置到初级侧的接地电压，并且漏极端子1534的电压等于晶体管530的漏极端子1534到源极端子1536的电压降(例如，Vds)。例如，电阻器505和507用作分压器，其在端子1505接收漏极端子1534的电压，并且在相互连接的端子1506和1507生成电压599。在另一示例中，如果晶体管530关断(例如，在晶体管530导通之前)，则电压599与晶体管530的漏极端子1534到源极端子1536的电压降(例如，Vds)成比例。
根据另一实施例，电流590流过次级绕组506。例如，如果晶体管510关断，则电流590的大小等于0。在另一示例中，如果晶体管510导通，则电流590的大小可以大于0。
如上面讨论的并且在这里进一步强调的，图6仅是示例，而不应该不适当地限制权利要求的范围。本领域技术人员将认识到很多变形、替代、以及修改。例如，采样组件509和误差放大器579是主控制器502的部分。在另一示例中，电压控制的电压源560是副控制器508的部分。
根据一个实施例，如果开关530(例如，晶体管)闭合(例如，导通)，则能量被存储在包括初级绕组504和次级绕组506的变压器中。例如，输出电压580被包括电阻器550和548的分压器接收。在另一示例中，通过光电耦合器571，反馈信号577被生成并被发送到主控制器502。根据另一实施例，如果开关530断开(例如，关断)，则变压器所存储的能量被转移至次级侧，并且退磁过程开始。例如，在退磁过程期间，开关510(例如，晶体管)闭合(例如，导通)。在另一示例中，如果退磁过程结束，则开关510断开(例如，关断)，并且串联谐振在初级绕组504和开关530(例如，晶体管)的寄生电容器之间发生。
根据又一实施例，当横跨开关530(例如，晶体管)的寄生电容器的电压降减小到低量级(例如，局部最小值)时，开关530变为闭合(例如，导通)以降低开关损耗并改善系统效率。例如，开关530是包括漏极端子和源极端子的晶体管。在另一示例中，当晶体管530的漏极端子到源极端子的电压降(例如，Vds)减小到低量级(例如，局部最小值)时，晶体管530变为关断以降低开关损耗并改善系统效率。
图7是根据本发明实施例的功率变换系统500的简化时序图。该示意图仅是示例，而不应该不适当地限制权利要求的范围。本领域技术人员将认识到很多变形、替代、以及修改。波形602代表作为时间函数的驱动信号582，波形604代表作为时间函数的、晶体管530的漏极端子到源极端子的电压降(例如，Vds)，波形606代表作为时间函数的采样信号519，并且波形608代表作为时间函数的电压591(例如，Vds_s)。另外，波形610代表作为时间函数的阈值电压595(例如，Vth)，波形612代表作为时间函数的驱动信号594(例如，SR_gate信号)，并且波形614代表作为时间函数的电流590(例如，Is)。
参考图6和图7，根据一些实施例，在驱动信号582的导通时间T20(例如，从时间t20到时间t21)期间，驱动信号582处于逻辑高电平(例如，如波形602所示)，晶体管530导通。例如，在导通时间T20期间，驱动信号594处于逻辑低电平(例如，如波形612所示)，开关510断开(例如，关断)。在另一示例中，在导通时间T20期间，流过初级绕组504的电流596、和电阻器528生成的电流感测信号584二者的大小增大。在另一示例中，在导通时间T20期间，晶体管530的漏极端子到源极端子的电压降(例如，Vds)的大小等于值616(例如，0V)(例如，如波形604所示)。在另一示例中，在导通时间T20期间，采样信号519处于逻辑低电平(例如，波形604所示)。
在一个实施例中，在驱动信号582的关断时间T21(例如，从时间t21到时间t26)开始(例如，在时间t21)时，驱动信号582从逻辑高电平变为逻辑低电平(例如，如波形602所示)，并且晶体管530变为断开(例如，关断)。例如，在时间t21，驱动信号594从逻辑低电平变为逻辑高电平(例如，如波形612所示)，并且开关510变为闭合(例如，导通)。在另一示例中，在驱动信号594的导通时间T23(例如，从时间t21到时间t23)期间，驱动信号594保持在逻辑高电平(例如，波形612所示)，并且开关510保持闭合(例如，导通)。在另一示例中，在时间t21，晶体管530的漏极端子到源极端子的电压降(例如，Vds)的大小从值616迅速增大到值622(例如，正值)(例如，如波形604所示)。
在另一示例中，在时间t21到时间t22期间，电流590(例如，Is)通过开关510和次级绕组506从端子597流到端子593，并且电流590的大小从值618(例如，0A)迅速增大到值620(例如，正值)，然后从值620减小到值618。在另一示例中，在时间t22，电流590(例如，Is)改变它的方向并且开始通过次级绕组506和开关510从端子593流向端子597。在另一示例中，从时间t22到时间t23，电流590(例如，Is)通过次级绕组506和开关510从端子593流到端子597，并且电流590的大小从值618增大到值624的绝对值，其中值624是负的。
在另一实施例中，电流590(例如，Is)的大小在开关510导通时由开关510的漏极电压1514和电阻器532生成的电压592(例如，Vsns)表征。例如，电压592(例如，Vsns)的大小等于电流590(例如，Is)的大小乘以开关510的导通电阻，即等于电压1514。在另一示例中，如果电流590具有负值，则电压592具有正值；如果电流590具有正值，则电压592具有负值。
在另一实施例中，电流590通过开关510和次级绕组506从端子597流到端子593，或者通过次级绕组506和开关510从端子593流到端子597。例如，如果电流590通过开关510和次级绕组506从端子597流到端子593，则电流590具有正值。在另一示例中，如果电流590通过次级绕组506和开关510从端子593流到端子597，则电流590具有负值。在另一示例中，值624是负的，并且电压592(例如，Vsns)在时间t23是正的。
如图6所示，根据一些实施例，比较器568接收电压592(例如，Vsns)和阈值电压595(例如，Vth)，并且将比较信号569输出到触发器572，触发器572还从定时器574接收信号575，并且生成被开关510(例如，晶体管)接收的驱动信号594。例如，定时器574和比较器576检测包括初级绕组504和次级绕组506的变压器的退磁过程的开始，并且作为响应，开关510变为闭合(例如，导通)。
根据一个实施例，在时间t23，电压592(例如，Vsns)变得大于阈值电压595(例如，Vth)，并且作为响应，驱动信号594从逻辑高电平变为逻辑低电平(例如，波形612所示)，并且开关510变为断开(例如，关断)。例如，在驱动信号594的关断时间T24(例如，从时间t23到时间t27)期间，驱动信号594保持在逻辑低电平(例如，如波形612所示)，并且开关510保持断开(例如，关断)。在又一实施例中，从时间t23到时间t26，驱动信号582保持在逻辑低电平(例如，如波形602所示)，并且晶体管530保持断开(例如，关断)。
根据另一实施例，在时间t24，在采样信号519中生成脉冲(例如，如波形606所示)。例如，在脉冲(例如，从时间t24到时间t25)期间，开关509闭合，并且电压591(例如，Vds_s)与电压599大小相等。在另一示例中，在脉冲(例如，从时间t24到时间t25)期间，电压599与晶体管530的漏极端子到源极端子的电压降(例如，Vds)成比例。在又一示例中，时间t25的电压591(例如，Vds_s)与时间t25的电压599大小相等，并且时间t25的电压599的大小与时间t25的晶体管530的漏极端子1534到源极端子1536的电压降(例如，Vds)成比例。在又一示例中，时间t25之后的电压591(例如，Vds_s)的大小保持等于时间t25的电压599，直到另一脉冲在采样信号519中生成为止(例如，如波形606和608所示)。
如图6所示，根据一个实施例，电压591被跨导放大器570接收，跨导放大器570还接收参考电压581(例如，Vref)。例如，作为响应，跨导放大器570利用电容器578生成补偿电压583。在另一示例中，补偿电压583被电压控制的电压源560接收到，该电压控制的电压源还接收电压585(例如，4V)和电压587(例如，0V)。
根据另一实施例，电压控制的电压源560生成阈值电压595(例如，Vth)。例如，随着电压587被偏置到0伏，阈值电压595(例如，Vth)被如下确定：
Vth＝K1×(Vp-Vcomp) (等式8)
其中，Vth代表阈值电压595，Vp代表电压585，并且Vcomp代表补偿电压583。另外，K1代表预定系数。例如，Vp等于4V。在另一示例中，根据等式8，阈值电压595在补偿电压583减小时增大，并且在补偿电压583增大时减小。
在一个实施例中，如果电压591的大小大于参考电压581(例如，Vref)，则电容器578放电，并且补偿电压583(例如，Vcomp)的大小减小。例如，根据等式8，如果补偿电压583(例如，Vcomp)的大小减小，则阈值电压595(例如，Vth)的大小增大(例如，如波形610所示)。在另一示例中，阈值电压595(例如，Vth)的大小从时间t23到时间t29变大(例如，如波形610所示)。
在另一实施例中，从时间t23到时间t26，驱动信号582和594二者都处于逻辑低电平(例如，如波形602和612所示)，并且晶体管530的漏极端子到源极端子的电压降(例如，Vds)的大小从值622减小到值626(例如，正值)(例如，如波形604所示)。例如，时间t26在时间t25之后。在另一示例中，值626代表电压降(例如，Vds)的大小的局部最小值。在另一示例中，在时间t26，响应于电压降(例如，Vds)达到作为局部最小值的值626，驱动信号582从逻辑低电平变为逻辑高电平(例如，如波形602所示)，并且晶体管530变为导通。在另一示例中，在时间t26，响应于晶体管530导通，晶体管530的漏极端子到源极端子的电压降(例如，Vds)的大小进一步从值626减小到值616(例如，如波形604所示)。
根据一些实施例，在驱动信号582的另一导通时间T22(例如，从时间t26到时间t27)期间，驱动信号582保持在逻辑高电平(例如，如波形602所示)，并且开关510保持断开(例如，关断)。例如，在驱动信号582的另一关断时间T25(例如，从时间t27到时间t32)开始时(例如，在时间t27)，驱动信号582从逻辑高电平变为逻辑低电平(例如，如波形602所示)，并且晶体管530变为断开(例如，关断)。在另一示例中，在时间t27，驱动信号594从逻辑低电平变为逻辑高电平(例如，如波形612所示)，并且开关510变为闭合(例如，导通)。
在一个实施例中，在驱动信号594的导通时间T26(例如，从时间t27到时间t29)期间，驱动信号594保持在逻辑高电平(例如，如波形612所示)，并且开关510保持闭合(例如，导通)。例如，在时间t27，晶体管530的漏极端子到源极端子的电压降(例如，Vds)的大小从值616迅速增大到值622(例如，如波形604所示)。在另一示例中，从时间t27到时间t28，电流590(例如，Is)通过开关510和次级绕组506从端子597流到端子593，并且电流590(例如，Is)的大小从值618(例如，0A)迅速增大到值620，并且随后从值620减小到值618。在又一示例中，在时间t28，电流590(例如，Is)改变它的方向并且开始通过次级绕组506和开关510从端子593流向端子597。在又一示例中，从时间t28到时间t29，电流590(例如，Is)通过次级绕组506和开关510从端子593流到端子597，并且电流590(例如，Is)的大小从值618(例如，0A)增大到值630的绝对值，其中值630是负的。在又一示例中，值630是负的，并且电压592(例如，Vsns)在时间t29是正的。
在又一实施例中，在时间t29，电压592(例如，Vsns)的大小变得大于阈值电压595(例如，Vth)，并且作为响应，驱动信号594从逻辑高电平变为逻辑低电平(例如，如波形612所示)，并且开关510变为断开(例如，关断)。例如，时间t29的阈值电压595(例如，Vth)大于时间t23的阈值电压595(例如，Vth)(例如，如波形610所示)，并且值630的绝对值大于值624的绝对值(例如，如波形614所示)，其中值624和630二者都是负的。在另一示例中，时间t29的阈值电压595(例如，Vth)大于时间t23的阈值电压595(例如，Vth)(例如，如波形610所示)，并且驱动信号594的导通时间T26长于驱动信号594的导通时间T23(例如，如波形612所示)。
根据一个实施例，在时间t30，脉冲在采样信号519中生成(例如，如波形606所示)。例如，在脉冲(例如，从时间t30到时间t31)期间，开关509闭合，并且电压591(例如，Vds_s)的大小等于电压599。在另一示例中，在脉冲(例如，从时间t30到时间t31)期间，电压599与晶体管530的漏极端子到源极端子的电压降(例如，Vds)成比例。在又一示例中，时间t31的电压591与时间t31的电压599大小相等，并且时间t31的电压599与时间t31的晶体管530的漏极端子1534到源极端子1536的电压降(例如，Vds)大小成比例。在另一示例中，电压591(例如，Vds_s)在时间t31后大小保持等于时间t31的电压599，直到另一脉冲在采样信号519中被生成(例如，如波形606和608所示)。
根据另一实施例，从时间t29到时间t32，驱动信号582和594二者都处于逻辑低电平(例如，如波形602和612所示)，并且晶体管530的漏极端子到源极端子的电压降(例如，Vds)的大小从值622减小到值634(例如，正值)(例如，如波形604所示)。例如，时间t32在时间t31之后。在另一示例中，值634代表晶体管530的漏极端子到源极端子的电压降(例如，Vds)的大小的局部最小值。在又一示例中，值630在时间t29的绝对值大于值624在时间t23的绝对值(例如，如波形614所示)，所以在时间t29之后发生的初级绕组504与晶体管530的寄生电容器之间的串联谐振的幅度大于在时间t23之后发生的初级绕组504与晶体管530的寄生电容器之间的串联谐振的幅度。在又一示例中，代表电压降(例如，Vds)在时间t32的大小的局部最小值的值634小于值626，值626代表电压降(例如，Vds)在时间t26的更早的局部最小值。在又一示例中，从时间t31到下一脉冲的电压591(例如，Vds_s)小于从时间t25到时间t30的电压591(例如，Vds_s)。
在一个实施例中，在时间t32，响应于电压降(例如，Vds)达到作为局部最小值的值634，驱动信号582从逻辑低电平变为逻辑高电平(例如，如波形602所示)，并且晶体管530导通。例如，在时间t32，响应于晶体管530导通，晶体管530的漏极端子到源极端子的电压降(例如，Vds)的大小进一步从值634减小到值616(例如，如波形604所示)。
在另一实施例中，即使从时间t31到下一脉冲的电压591(例如，Vds_s)小于从时间t25到时间t30的电压591(例如，Vds_s)，从时间t31到下一脉冲的电压591(例如，Vds_s)的大小仍然大于参考电压581(例如，Vref)。例如，如果从时间t31到下一脉冲的电压591的大小大于参考电压581(例如，Vref)，则电容器578被放电，补偿电压583(例如，Vcomp)的大小减小，并且阈值电压595(例如，Vth)的大小增大(例如，如波形610所示)。在另一示例中，当驱动信号594从逻辑高电平变为逻辑低电平(例如，如波形612所示)并且开关510变为断开(例如，关断)时，阈值电压595(例如，Vth)的增大还增大了通过次级绕组506和开关510从端子593流到端子597的电流590(例如，Is)的绝对值。在又一示例中，当驱动信号582从逻辑低电平变为逻辑高电平(例如，如波形602所示)并且晶体管530导通时，从端子593流到端子597的电流590(例如，Is)的绝对值的增大减小了晶体管530的电压降(例如，Vds)的大小的局部最小值。在另一示例中，晶体管530的电压降(例如，Vds)的大小的局部最小值的减小还减小了电压599，电压599在晶体管530变为导通之前与晶体管530的电压降(例如，Vds)成比例。在又一示例中，晶体管530的电压降(例如，Vds)的大小的局部最小值的减小还减小了电压591(例如，Vds_s)，在采样信号519的脉冲期间电压591等于电压599。在又一示例中，电压591(例如，Vds_s)减小为大小等于参考电压581(例如，Vref)。例如，如果电压591(例如，Vds_s)的大小变为等于参考电压581(例如，Vref)，则补偿电压583(例如，Vcomp)变得稳定并且恒定，晶体管530的电压降(例如，Vds)也变得稳定并且恒定。
如上面所讨论的以及这里进一步强调的，图7仅是示例，而不应该不适当地限制权利要求的范围。本领域技术人员将认识到很多变形、替代、和修改。
根据一个实施例，替代地，如果从时间t31到下一脉冲的电压591(例如，Vds_s)小于从时间t25到时间t30的电压591(例如，Vds_s)，则从时间t31到下一脉冲的电压591(例如，Vds_s)的大小变得小于参考电压581(例如，Vref)。例如，如果从时间t31到下一脉冲的电压591(例如，Vds_s)的大小小于参考电压581(例如，Vref)，则电容器578被充电，补偿电压583(例如，Vcomp)的大小增大，并且阈值电压595(例如，Vth)的大小减小。在另一示例中，当驱动信号594从逻辑高电平变为逻辑低电平并且开关510变为断开(例如，关断)时，阈值电压595(例如，Vth)的减小还减小了通过次级绕组506和开关510从端子593流到端子597的电流590(例如，Is)的绝对值。在另一示例中，当驱动信号582从逻辑低电平变为逻辑高电平并且晶体管530导通时，从端子593流到端子597的电流590(例如，Is)的绝对值的减小增大了晶体管530的电压降(例如，Vds)的大小的局部最小值。在又一示例中，晶体管530的电压降(例如，Vds)的大小的局部最小值的增大还增大了电压599，电压599在晶体管530导通之前与晶体管530的电压降(例如，Vds)成比例。在又一示例中，晶体管530的电压降(例如，Vds)的大小的局部最小值的增大还增大了电压591(例如，Vds_s)，电压591在采样信号519的脉冲期间等于电压599。在又一示例中，电压591(例如，Vds_s)的大小增大到等于参考电压581(例如，Vref)。例如，如果电压591(例如，Vds_s)变为大小等于参考电压581(例如，Vref)，则补偿电压583(例如，Vcomp)变得稳定且恒定，并且晶体管530的电压降(例如，Vds)也变得稳定且恒定。
根据另一实施例，替代地，如果从时间t31到下一脉冲的电压591(例如，Vds_s)小于从时间t25到时间t30的电压591(例如，Vds_s)，则从时间t31到下一脉冲的电压591(例如，Vds_s)变得大小等于参考电压581(例如，Vref)。例如，如果从时间t31到下一脉冲的电压591(例如，Vds_s)与参考电压581(例如，Vref)大小相等，则电容器578不被额外充电或放电，补偿电压583(例如，Vcomp)的大小不进一步改变，并且阈值电压595(例如，Vth)的大小不变。在另一示例中，如果阈值电压595(例如，Vth)的大小不进一步改变，则当驱动信号594从逻辑高电平变为逻辑低电平并且开关510变为断开(例如，关断)时，通过次级绕组506和开关510从端子593流到端子597的电流590(例如，Is)的绝对值也不再改变。在另一示例中，如果从端子593流到端子597的电流590(例如，Is)的绝对值不变，则当驱动信号582从逻辑低电平变为逻辑高电平并且开关530变为导通时，晶体管530的电压降(例如，Vds)的大小的局部最小值也不再改变。在又一示例中，如果晶体管530的电压降(例如，Vds)的大小的局部最小值不变，则大小已经等于参考电压581(例如，Vref)的电压591(例如，Vds_s)也不再改变，并且功率变换系统500(例如，功率变换器)的工作达到稳定状态。
图8是根据本发明另一实施例的功率变换系统700的简化示意图。该示意图仅是示例，而不应该不适当地限制权利要求的范围。本领域技术人员将认识到很多变形、替代、以及修改。功率变换系统700(例如，功率变换器)包括整流桥701、主控制器702(例如，芯片)、初级绕组704、次级绕组706、副控制器708(例如，芯片)、开关710(例如，晶体管)、辅助绕组724、电流感测电阻器728、开关730(例如，晶体管)、电容器703、712、740、742、747、761以及765、并联稳压器744(例如，TL431)、电阻器722、726、732、745、746、748、750、752以及767、光电耦合器763和771、以及电阻器705和707。
如图8所示，根据一些实施例，初级侧的接地电压是芯片702的接地电压，并且次级侧的接地电压是芯片708的接地电压。例如，芯片702的接地电压被偏置到0伏。在另一示例中，芯片702的接地电压至少通过光电耦合器763和771与芯片708的接地电压隔离。
在一个实施例中，晶体管710包括栅极端子1712、漏极端子1714、以及源极端子1716，并且晶体管730包括栅极端子1732、漏极端子1734、以及源极端子1736。例如，晶体管710的源极端子1716被偏置到次级侧的接地电压，并且晶体管730的源极端子1736被偏置到初级侧的接地电压。在另一实施例中，主控制器702包括退磁检测器764、触发器766、比较器762、采样组件709(例如，开关)、以及误差放大器1679。
例如，误差放大器1679包括跨导放大器770、电阻器773、电容器778、以及缓冲器779。在另一示例中，误差放大器1679用作反馈环的补偿网络，其控制晶体管730变为导通时晶体管730的漏极端子1734到源极端子1736的电压降(例如，Vds)的局部最小值。
在又一示例中，电阻器728包括端子1722和1724。例如，端子1722被连接到源极端子1736。在另一示例中，端子1724被偏置到初级侧的接地电压。在又一实施例中，电阻器705包括端子1705和1706，并且电阻器707包括端子1707和1708。例如，端子1705被连接到漏极端子1734。在另一示例中，端子1706和1707连接。在又一示例中，端子1708被偏置到初级侧的接地电压。
根据一个实施例，电流796流过初级绕组704。例如，如果晶体管730关断，则电流796的大小更小，因为电阻器705和707的电阻值比电阻器728的电阻值更大。在另一示例中，如果晶体管730导通，则电流796的大小更大，因为电阻器728的电阻值比电阻器705和707的电阻值更小。
根据另一实施例，如果晶体管730关断，则晶体管730的源极端子1736被偏置到初级侧的接地电压，并且漏极端子1734的电压等于晶体管730的漏极端子1734到源极端子1736的电压降(例如，Vds)。例如，电阻器705和707用作分压器，该分压器在端子1705接收漏极端子1734的电压，并且在互相连接的端子1706和1707生成电压799。在另一示例中，如果晶体管730关断(例如，在晶体管730导通之前)，则电压799与晶体管730的漏极端子1734到源极端子1736的电压降(例如，Vds)成比例。
根据另一实施例，电流790流过次级绕组706。例如，如果晶体管710关断，电流790的大小等于0。在另一示例中，如果晶体管710导通，电流790的大小大于0。
在一个实施例中，副控制器708包括比较器768和776、定时器774(例如，2μs前沿消隐定时器)、电阻器767和789、电压控制的电压源760、以及触发器772。在另一实施例中，整流桥701、初级绕组704、次级绕组706、辅助绕组724、电流感测电阻器728、电容器703、712、740、742以及778、并联稳压器744、电阻器722、726、732、746、748、750以及752、光电耦合器771、开关710和730、采样组件709、跨导放大器770、以及电压控制的电压源760分别与整流桥501、初级绕组504、次级绕组506、辅助绕组524、电流感测电阻器528、电容器503、512、540、542以及578、并联稳压器544、电阻器522、526、532、546、548、550以及552、光电耦合器571、开关510和530、采样组件509、跨导放大器570、以及电压控制的电压源560相同。
根据一个实施例，如果开关730(例如，晶体管)闭合(例如，导通)，则能量被存储在包括初级绕组704和次级绕组706的变压器中。例如，输出电压780被包括电阻器750和748的分压器接收。在另一示例中，通过光电耦合器771，反馈信号777被生成用于主控制器702。根据另一实施例，如果开关730断开(例如，关断)，变压器所存储的能量被转移到次级侧，并且退磁过程开始。例如，在退磁过程期间，开关710(例如，晶体管)闭合(例如，导通)。在另一示例中，如果退磁过程结束，则开关710断开(例如，关断)，并且在初级绕组704和晶体管730(例如，晶体管)的寄生电容器之间发生并联谐振。
根据另一实施例，当横跨开关730(例如，晶体管)的寄生电容器的电压降减小到低量级(例如，局部最小值)，则开关730变为闭合(例如，导通)，以减少开关损耗并提高系统效率。例如，开关730是包括漏极端子和源极端子的晶体管。在另一示例中，当晶体管730的漏极端子到源极端子的电压降(例如，Vds)减小到低量级(例如，局部最小值)时，晶体管730变为导通，以减少开关损耗并提高系统效率。
图9是根据本发明实施例的功率变换系统700的简化时序图。该示意图仅是示例，而不应该不适当地限制权利要求的范围。本领域技术人员将认识到各种变形、替代、和修改。波形802代表作为时间函数的驱动信号782，波形804代表作为时间函数的、晶体管730的漏极端子到源极端子的电压降(例如，Vds)，波形806代表作为时间函数的采样信号719，并且波形808代表作为时间函数的电压791(例如，Vds_s)。另外，波形810代表作为时间函数的阈值电压795(例如，Vth)，波形812代表作为时间函数的驱动信号794(例如，SR_gate信号)，波形814代表作为时间函数的电流790(例如，Is)。
参考图8和图9，根据一些实施例，在驱动信号782的导通时间T40(例如，从时间t40到时间t41)期间，驱动信号782处于逻辑高电平(例如，如波形802所示)，并且晶体管730导通。例如，在导通时间T40期间，驱动信号794处于逻辑低电平(例如，如波形812所示)，并且开关710断开(例如，关断)。在另一示例中，在导通时间T40期间，流过初级绕组704的电流796、和由电阻器728生成的电流感测信号784二者的大小增大。在另一示例中，在导通时间T40期间，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小等于值816(例如，0)(例如，如波形804所示)。在又一示例中，在导通时间T40期间，采样信号719处于逻辑低电平(例如，如波形806所示)。
在一个实施例中，在驱动信号782的关断时间T41(例如，从时间t41到时间t46)开始时(例如，在时间t41)，驱动信号782从逻辑高电平变为逻辑低电平(例如，如波形802所示)，并且晶体管730变为断开(例如，关断)。例如，在时间t41，驱动信号794从逻辑低电平变为逻辑高电平(例如，如波形812所示)，并且开关710变为闭合(例如，导通)。在另一示例中，在驱动信号794的导通时间T43(例如，从时间t41到时间t43)期间，驱动信号794保持在逻辑高电平(例如，由波形812所示)，并且开关710保持闭合(例如，导通)。在又一示例中，在时间t41，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值816迅速增大到值822(例如，正值)(例如，如波形804所示)。
在又一示例中，从时间t41到时间t42，电流790(例如，Is)通过开关710和次级绕组706从端子797流到端子793，并且电流790(例如，Is)的大小从值818(例如，0A)迅速增大到值820(例如，正值)，然后从值820减小到值818。在另一示例中，在时间t42，电流790(例如，Is)改变它的方向，并且开始通过次级绕组706和开关710从端子793流向端子797。在另一示例中，从时间t42到时间t43，电流790(例如，Is)通过次级绕组706和开关710从端子793流到端子797，并且电流790(例如，Is)的大小从值818(例如，0A)增大到值824的绝对值，其中值824是负的。
在另一实施例中，电流790(例如，Is)的大小在开关710导通时由开关710的漏极电压1714和电阻器732生成的电压792(例如，Vsns)表征。例如，电压792(例如，Vsns)的大小等于电流790(例如，Is)的大小乘以开关710的导通电阻，即等于电压1714。在另一示例中，如果电流790具有负值，则电压792具有正值；并且如果电流790具有正值，则电压792具有负值。
在又一实施例中，电流790通过开关710和次级绕组706从端子797流到端子793，或者通过次级绕组706和开关710从端子793流到端子797。例如，如果电流790通过开关710和次级绕组706从端子797流到端子793，则电流790具有正值。在另一示例中，如果电流790通过次级绕组706和开关710从端子793流到端子797，则电流790具有负值。在又一示例中，值824是负的，并且电压792(例如，Vsns)在时间t43是正的。
如图8所示，根据一些实施例，比较器768接收电压792(例如，Vsns)和阈值电压795(例如，Vth)，并将比较信号769输出到触发器772，触发器772还接收来自定时器774的信号775，并且生成由开关710(例如，晶体管)接收的驱动信号794。例如，定时器774和比较器776检测包括初级绕组704和次级绕组706的变压器的退磁过程的开始，并且作为响应，开关710变为闭合(例如，导通)。
在又一实施例中，在时间t43，电压792(例如，Vsns)的大小大于阈值电压795(例如，Vth)，并且作为响应，驱动信号794从逻辑高电平变为逻辑低电平(例如，如波形812所示)，并且开关710变为断开(例如，关断)。例如，在驱动信号794的关断时间T44(例如，从时间t43到时间t47)期间，驱动信号794保持在逻辑低电平(例如，如波形812所示)，并且开关710保持断开(例如，关断)。在又一实施例中，从时间t43到时间t46，驱动信号782保持在逻辑低电平(例如，如波形802所示)，并且晶体管730保持断开(例如，关断)。
在又一实施例中，在时间t44，在采样信号719中生成脉冲(例如，由波形806所示)。例如，在脉冲(例如，从时间t44到时间t45)期间，开关709闭合，并且电压791(例如，Vds_s)与电压799大小相等。在另一示例中，在脉冲(例如，从时间t44到时间t45)期间，电压799与晶体管730的漏极端子到源极端子的电压降(例如，Vds)成比例。在又一示例中，时间t45的电压791(例如，Vds_s)与时间t45的电压799大小相等，并且时间t45的电压799的大小与时间t45的晶体管730的漏极端子1734到源极端子1736的电压降(例如，Vds)成比例。在又一示例中，时间t45之后的电压791(例如，Vds_s)的大小保持与时间t45的电压799相等，直到在采样信号719中生成另一脉冲(例如，如波形806和808所示)。
如图8所示，根据一个实施例，电压791被跨导放大器770接收，跨导放大器770还接收参考电压781(例如，Vref)。例如，作为响应，跨导放大器770利用电阻器773、电容器778、以及缓冲器779生成补偿电压783。在另一示例中，补偿电压783被变换为被光电耦合组件763接收的电流743，并且作为响应，光电耦合组件763利用电容器765、以及电阻器767和789生成调节信号741。在又一示例中，调节信号741被电压控制的电压源760接收，该电压控制的电压源760还接收电压785(例如，3.5V)和电压787(例如，0V)。
根据另一实施例，电压控制的电压源760生成阈值电压795(例如，Vth)。例如，随着电压787被偏置到0伏，阈值电压795(例如，Vth)被如下确定：
Vth＝K2×(Vp-Vadj) (等式9)
其中，Vth代表阈值电压795，Vp代表电压785，并且Vadj代表调节信号741。另外，K2代表预定系数。在另一示例中，K2等于等式8中出现的K1。在另一示例中，Vp等于3.5V。
在又一实施例中，调节信号741(例如，Vadj)随着增大补偿电压783而增大(例如，成比例增大)，并且随着减小补偿电压783而减小(例如，成比例减小)；并且根据等式9，阈值电压795随着减小补偿电压783而增大，并且随着增大补偿电压783而减小。
在一个实施例中，如果电压791的大小大于参考电压781(例如，Vref)，则电容器778放电，补偿电压783(例如，Vcomp)和调节信号741的大小减小，并且阈值电压795(例如，Vth)的大小增大(例如，如波形810所示)。例如，根据等式9，如果调节信号741(例如，Vadj)的大小减小，则阈值电压795(例如，Vth)的大小增大(例如，如波形810所示)。在另一示例中，从时间t43到时间t49，阈值电压795(例如，Vth)的大小变大(例如，如波形810所示)。
在另一实施例中，从时间t43到时间t46，驱动信号782和794二者处在逻辑低电平(例如，如波形802和812所示)，并且晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值822减小到值826(例如，正值)(例如，如波形804所示)。例如，时间t46在时间t45之后。在另一示例中，值826代表电压降(例如，Vds)的大小的局部最小值。在另一示例中，在时间t46，响应于电压降(例如，Vds)达到作为局部最小值的值826，驱动信号782从逻辑低电平变为逻辑高电平(例如，如波形802所示)，并且晶体管730变为导通。在另一示例中，在时间t46，响应于晶体管730导通，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小进一步从值826减小到值816(例如，如波形804所示)。
根据一些实施例，在驱动信号782的另一导通时间T42(例如，从时间t46到时间t47)期间，驱动信号782保持在逻辑高电平(例如，如波形802所示)，并且开关710保持断开(例如，关断)。例如，在驱动信号782的另一关断时间T45(例如，从时间t47到时间t52)开始时(例如，在时间t47)，驱动信号782从逻辑高电平变为逻辑低电平(例如，如波形802所示)，并且晶体管730变为断开(例如，关断)。在另一示例中，在时间t47，驱动信号794从逻辑低电平变为逻辑高电平(例如，如波形812所示)，并且开关710变为闭合(例如，导通)。
在一个实施例中，在驱动信号794的导通时间T46(例如，从时间t47到时间t49)期间，驱动信号794保持逻辑高电平(例如，如波形812所示)，并且开关710保持闭合(例如，导通)。例如，在时间t47，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值816迅速增大到值822(例如，如波形804所示)。在另一示例中，从时间t47到时间t48，电流790(例如，Is)通过开关710和次级绕组706从端子797流向端子793，并且电流790(例如，Is)的大小从值818(例如，0A)迅速增大到值820，然后从值820减小到值818。在另一示例中，在时间t48，电流790(例如，Is)改变它的方向，并且开始通过次级绕组706和开关710从端子793流向端子797。在另一示例中，从时间t48到时间t49，电流790(例如，Is)通过次级绕组706和开关710从端子793流向端子797，并且电流790(例如，Is)的大小从值818(例如，0A)增大到值830的绝对值，其中值830是负的。在另一示例中，值830是负的，并且电压792(例如，Vsns)在时间t49是正的。
根据另一实施例，在时间t49，电压792(例如，Vsns)的大小变得大于阈值电压795(例如，Vth)，并且作为响应，驱动信号794从逻辑高电平变为逻辑低电平(例如，如波形812所示)，并且开关710变为断开(例如，关断)。例如，时间t49的阈值电压795(例如，Vth)大于时间t43的阈值电压795(例如，Vth)(例如，如波形810所示)，并且值830的绝对值大于值824的绝对值(例如，如波形814所示)，其中值824和830二者都是负的。在另一示例中，时间t49的阈值电压795(例如，Vth)大于时间t43的阈值电压795(例如，如波形810所示)，并且驱动信号794的导通时间T46长于驱动信号794的导通时间T43(例如，如波形812所示)。
根据一个实施例，在时间t50，在采样信号719中生成脉冲(例如，如波形806所示)。例如，在脉冲(例如，从时间t50到时间t51)期间，开关709闭合，并且电压791(例如，Vds_s)与电压799大小相等。在另一示例中，在脉冲(例如，从时间t50到时间t51)期间，电压799与晶体管730的漏极端子到源极端子的电压降(例如，Vds)成比例。在另一示例中，时间t51的电压791(例如，Vds_s)与时间t51的电压799大小相等，并且时间t51的电压799与时间t51的晶体管730的漏极端子1734到源极端子1736的电压降(例如，Vds)成比例。在另一示例中，时间t51之后的电压791(例如，Vds_s)的大小保持等于时间t51的电压799，直到在采样信号719中生成另一脉冲为止(例如，如波形806和808所示)。
根据另一实施例，从时间t49到时间t52，驱动信号782和794二者都处在逻辑低电平(例如，如波形802和812所示)，并且晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值822减小到值834(例如，正值)(例如，如波形804所示)。例如，时间t52在时间t51之后。在另一示例中，时间834代表晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小的局部最小值。在又一示例中，值830在时间t49的绝对值大于值824在时间t43的绝对值(例如，波形814所示)，所以在时间t49之后发生的初级绕组704与晶体管730的寄生电容器之间的串联谐振的幅度大于在时间t43之后发生的初级绕组704与晶体管730的寄生电容器之间的串联谐振的幅度。在另一示例中，代表电压降(例如，Vds)在时间t52的大小的局部最小值的值834小于代表电压降(例如，Vds)在时间t46的大小的较早的局部最小值的值826。在另一示例中，从时间t51到下一脉冲的电压791(Vds_s)小于从时间t45到时间t50的电压791(例如，Vds_s)。
在一个实施例中，在时间t52，响应于电压降(例如，Vds)达到作为局部最小值的值834，驱动信号782从逻辑低电平变为逻辑高电平(例如，如波形802所示)，并且晶体管730导通。例如，在时间t52，响应于晶体管730导通，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值834进一步减小到值816(例如，如波形804所示)。
在另一实施例中，从时间t51到下一脉冲的电压791(例如，Vds_s)小于从时间t45到时间t50的电压791(例如，Vds_s)，并且从时间t51到下一脉冲的电压791(例如，Vds_s)与参考电压781(例如，Vref)大小相等(例如，如波形808所示)。例如，从时间t51到下一脉冲的电压791(例如，Vds_s)与参考电压781(例如，Vref)大小相等，所以电容器778不被额外充电或放电，补偿电压783(例如，Vcomp)的大小不会进一步改变，并且阈值电压795(例如，Vth)的大小不会进一步改变(例如，如波形810所示)。在另一示例中，阈值电压795(例如，Vth)不变，所以当驱动信号794从逻辑高电平变为逻辑低电平并且开关710变为断开(例如，关断)时，通过次级绕组706和开关710从端子793流到端子797的电流790(例如，Is)的绝对值不再改变(例如，如波形814所示)。在另一示例中，从端子793流到端子797的电流790(例如，Is)的绝对值不变，所以当驱动信号782从逻辑低电平变为逻辑高电平并且晶体管730变为导通时，晶体管730的电压降(例如，Vds)的大小的局部最小值也不再改变(例如，如波形804所示)。在另一示例中，晶体管730的电压降(例如，Vds)的大小的局部最小值不变，所以在晶体管730变为导通之前与晶体管730的电压降(例如，Vds)成比例的电压799也不变。在另一示例中，晶体管730的电压降(例如，Vds)的大小的局部最小值不变，所以大小已经等于参考电压781(例如，Vth)的电压791(例如，Vds_s)不再改变，并且功率变换系统700(例如，功率变换器)的工作达到稳定状态。
图10是根据本发明另一实施例的功率变换系统700的简化时序图。该示意图仅是示例，而不应该不适当地限制权利要求的范围。本领域技术人员将认识到很多变形、替代、和修改。波形902代表作为时间函数的驱动信号782，波形904代表作为时间函数的、晶体管730的漏极端子到源极端子的电压降(例如，Vds)，波形906代表作为时间函数的采样信号719，并且波形908代表作为时间函数的电压791(例如，Vds_s)。另外，波形910代表作为时间函数的阈值电压795(例如，Vth)，波形912代表作为时间函数的驱动信号794(例如，SR_gate信号)，并且波形914代表作为时间函数的电流790(例如，Is)。
参考图8和图10，根据一些实施例，在驱动信号782的导通时间T60(例如，从时间t60到时间t61)期间，驱动信号782处于逻辑高电平(例如，如波形902所示)，并且晶体管730导通。例如，在导通时间T60期间，驱动信号794处于逻辑低电平(例如，如波形912所示)，并且开关710断开(例如，关断)。在另一示例中，在导通时间T60期间，流过初级绕组704的电流796、和由电阻器728生成的电流感测信号784二者的大小增大。在另一示例中，在导通时间T60期间，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小等于值916(例如，0V)(例如，如波形904所示)。在另一示例中，在导通时间T60期间，采样信号719在逻辑低电平(例如，如波形906所示)。
在一个实施例中，在驱动信号782的关断时间T61(例如，从时间t61到时间t66)开始时(例如，在时间t61)，驱动信号782从逻辑高电平变为逻辑低电平(例如，如波形902所示)，变为晶体管730变为断开(例如，关断)。例如，在时间t61，驱动信号794从逻辑低电平变为逻辑高电平(例如，如波形912所示)，并且开关710变为闭合(例如，导通)。在另一示例中，在驱动信号794的导通时间T63(例如，从时间t61到时间t63)期间，驱动信号794保持在逻辑高电平(例如，如波形912所示)，并且开关710保持闭合(例如，导通)。在另一示例中，在时间t61，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值916迅速增大到值922(例如，正值)(例如，如波形904所示)。
在另一示例中，从时间t61到时间t62，电流790(例如，IS)通过开关710和次级绕组706从端子797流到端子793，并且电流790(例如，Is)的大小从值918(例如，0A)迅速增大到值920(例如，正值)，然后从值920减小到值918。在另一示例中，在时间t62，电流790(例如，Is)改变它的方向，并且开始通过次级绕组706和开关710从端子793流向端子797。在另一示例中，从时间t62到时间t63，电流790(例如，Is)通过次级绕组706和开关710从端子793流向端子797，并且电流790(例如，Is)的大小从值918(例如，0A)增大到值924的绝对值，其中值924是负的。
在另一实施例中，电流790(例如，Is)的大小在开关710导通时由开关710的漏极电压1714和电阻器732生成的电压792(例如，Vsns)表征。例如，电压792(例如，Vsns)的大小等于电流790(例如，Is)的大小乘以开关710的导通电阻，即等于电压1714。在另一示例中，如果电流790具有负值，则电压792具有正值；如果电流790具有正值，则电压792具有负值。
在另一实施例中，电流790通过开关710和次级绕组706从端子797流到端子793，或者通过次级绕组706和开关710从端子793流到端子797。例如，如果电流790通过开关710和次级绕组706从端子797流到端子793，则电流790具有正值。在另一示例中，如果电流790通过次级绕组706和开关710从端子793流到端子797，则电流790具有负值。在另一示例中，值924是负的，并且电压792(例如，Vsns)在时间t63是正的。
如图8所示，根据一些实施例，比较器768接收电压792(例如，Vsns)和阈值电压795(例如，Vth)，并且将比较信号768输出到触发器772，触发器772还接收来自定时器774的信号775，并且生成由开关710(例如，晶体管)接收的驱动信号794。例如，定时器774和比较器776检测包括初级绕组704和次级绕组706的变压器的退磁过程的开始，并且作为响应，开关710变为闭合(例如，导通)。
在另一实施例中，在时间t63，电压792(例如，Vsns)的大小变得大于阈值电压795(例如，Vth)，并且作为响应，驱动信号794从逻辑高电平变为逻辑低电平(例如，如波形912所示)，并且开关710变为断开(例如，关断)。例如，在驱动信号794的关断时间T64(例如，从时间t63到时间t67)期间，驱动信号794保持在逻辑低电平(例如，如波形912所示)，并且开关710保持断开(例如，关断)。在另一示例中，从时间t63到时间t66，驱动信号782保持在逻辑低电平(例如，如波形902所示)，并且晶体管730保持断开(例如，关断)。
在另一实施例中，在时间t64，在采样信号719中生成脉冲(例如，如波形906所示)。例如，在脉冲(例如，从时间t64到时间t65)期间，开关709闭合，并且电压791(例如，Vds_s)与电压799大小相等。在另一示例中，在脉冲(例如，从时间t64到时间t65)期间，电压799与晶体管730的漏极端子到源极端子的电压降(例如，Vds)成比例。在另一示例中，时间t65的电压791(例如，Vds_s)与时间t65的电压799在大小相等，并且时间t65的电压799与时间t65的晶体管730的漏极端子1734到源极端子1736的电压降(例如，Vds)在大小上成比例。在另一示例中，时间t65之后的电压791(例如，Vds_s)的大小保持与时间t65的电压799相等，直到在采样信号719中生成另一脉冲为止(例如，如波形906和908所示)。
如图8所示，根据一个实施例，电压791被跨导放大器770接收，其中跨导放大器770还接收参考电压781(例如，Vref)。例如，作为响应，跨导放大器770利用电阻器773、电容器778、以及缓冲器779生成补偿电压783。在另一示例中，补偿电压783被变换为电流743，电流743被光电耦合组件763接收，并且作为响应，光电耦合组件763利用电容器765、和电阻器767和789生成调节信号741。在另一示例中，调节信号741被电压控制的电压源760接收，其中电压控制的电压源760还接收电压785(例如，3.5V)和电压787(例如，0V)。
根据另一实施例，电压控制的电压源760生成阈值电压795(例如，Vth)。例如，随着电压787被偏置到0伏，阈值电压795(例如，Vth)根据等式9被确定。
在一个实施例中，如果电压791的大小小于参考电压781(例如，Vref)，则电容器778充电，并且补偿电压783(例如，Vcomp)和调整信号741的大小增大，并且阈值电压795(例如，Vth)的大小减小(例如，如波形910所示)。例如，根据等式9，如果调整信号741(例如，Vadj)的大小增大，则阈值电压795(例如，Vth)的大小减小(例如，如波形910所示)。在另一示例中，阈值电压795(例如，Vth)的大小从时间t63到时间t69变得更小(例如，如波形910所示)。
在另一实施例中，从时间t63到时间t66，驱动信号782和794二者都处于逻辑低电平(例如，如波形902和912所示)，并且晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值922减小到值926(例如，正值)(例如，如波形904所示)。例如，时间t66在时间t65之后。在另一示例中，值926代表电压降(例如，Vds)的大小的局部最小值。在另一示例中，在时间t66，响应于电压降(例如，Vds)达到作为局部最小值的值926，驱动信号782从逻辑低电平变为逻辑高电平(例如，如波形902所示)，并且晶体管730变为导通。在另一示例中，在时间t66，响应于晶体管730变为导通，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小进一步从值926减小到值916(例如，如波形904所示)。
根据一些实施例，在驱动信号782的另一导通时间T62(例如，从时间t66到时间t67)期间，驱动信号782保持在逻辑高电平(例如，如波形902所示)，并且开关710保持断开(例如，关断)。例如，在驱动信号782的另一关断时间T65(例如，从时间t67到时间t72)开始时(例如，在时间t67)，驱动信号782从逻辑高电平变为逻辑低电平(例如，如波形902所示)，并且晶体管730变为断开(例如，关断)。在另一示例中，在时间t67，驱动信号794从逻辑低电平变为逻辑高电平(例如，如波形912所示)，并且开关710变为闭合(例如，导通)。
在一个实施例中，在驱动信号794的导通时间T66(例如，从时间t67到时间t69)期间，驱动信号794保持在逻辑高电平(例如，如波形912所示)，并且开关710保持闭合(例如，导通)。例如，在时间t67，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值916迅速增大到值922(例如，如波形904所示)。在另一示例中，从时间t67到时间t68，电流790(例如，Is)通过开关710和次级绕组706从端子797流到端子793，并且电流790(例如，Is)的大小从值918(例如，0A)迅速增大到值920，然后从值920减小到值918。在另一示例中，在时间t68，电流790(例如，Is)改变它的方向，并且开始通过次级绕组706和开关710从端子793流向端子797。在另一示例中，从时间t68到时间t69，电流790(例如，Is)通过次级绕组706和开关710从端子793流向端子797，并且电流790(例如，Is)的大小从值918(例如，0A)增大到值930的绝对值，其中值930是负的。在另一示例中，值930是负的，并且电压792(例如，Vsns)在时间t69是正的。
在另一实施例中，在时间t69，电压792(例如，Vsns)的大小变得大于阈值电压795(例如，Vth)，并且作为响应，驱动信号794从逻辑高电平变为逻辑低电平(例如，如波形912所示)，开关710变为断开(例如，关断)。例如，时间t69的阈值电压795(例如，Vth)小于时间t63的阈值电压795(例如，Vth)(例如，如波形910所示)，并且值930的绝对值小于值924的绝对值(例如，如波形914所示)，其中值924和930二者都是负的。在另一示例中，时间t69的阈值电压795(例如，Vth)小于时间t63的阈值电压795(例如，Vth)(例如，如波形910所示)，并且驱动信号794的导通时间T66短于驱动信号794的导通时间T63(例如，如波形912所示)。
根据一个实施例，在时间t70，在采样信号719中生成脉冲(例如，如波形906所示)。例如，在脉冲(例如，从时间t70到时间t71)期间，开关709闭合，并且电压791(例如，Vds_s)与电压799大小相等。在另一示例中，在脉冲(例如，从时间t70到时间t71)期间，电压799与晶体管730的漏极端子到源极端子的电压降(例如，Vds)成比例。在又一示例中，时间t71的电压791(例如，Vds_s)与时间t71的电压799大小相等，并且时间t71的电压799与晶体管730的漏极端子1734到源极端子1736在时间t71的电压降(例如，Vds)在大小上成比例。在另一示例中，时间t71之后的电压791(例如，Vds_s)保持与时间t71的电压799大小相等，直到在采样信号719中生成另一脉冲为止(例如，如波形906和908所示)。
根据另一实施例，从时间t69到时间t72，驱动信号782和794二者都处于逻辑低电平(例如，如波形902和912所示)，并且晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小从值922减小到值934(例如，正值)(例如，如波形904所示)。例如，时间t72在时间t71之后。在另一示例中，值934代表晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小的局部最小值。在另一示例中，值930在时间t69的绝对值小于值924在时间t63的绝对值(例如，如波形914所示)，所以在时间t69之后出现的初级绕组704和晶体管730的寄生电容器之间的串联谐振的幅度比在时间t63之后出现在初级绕组704和晶体管730的寄生电容器之间的串联谐振的幅度小。在又一示例中，代表电压降(例如，Vds)在时间t72的局部最小值的大小的值934，大于代表电压降(例如，Vds)在时间t66的大小的较早局部最小值的值926。在又一示例中，从时间t71到下一脉冲的电压791(例如，Vds_s)大于从时间t65到时间t70的电压791(例如，Vds_s)。
在一个实施例中，在时间t72，响应于电压降(例如，Vds)达到作为局部最小值的值934，驱动信号782从逻辑低电平变为逻辑高电平(例如，如波形902所示)，并且晶体管730导通。例如，在时间t72，响应于晶体管730导通，晶体管730的漏极端子到源极端子的电压降(例如，Vds)的大小进一步从值934减小到值916(例如，如波形904所示)。
在另一实施例中，从时间t71到下一脉冲的电压791(例如，Vds_s)大于从时间t65到时间t70的电压791(例如，Vds_s)，并且从时间t71到下一脉冲的电压791(例如，Vds_s)大小等于参考电压781(例如，Vref)(例如，如波形908所示)。例如，从时间t71到下一脉冲的电压791(例如，Vds_s)大小等于参考电压781(例如，Vref)，所以电容器778没有被额外充电或放电，补偿电压783(例如，Vcomp)的大小不会进一步改变，并且阈值电压795(例如，Vth)的大小不会进一步改变(例如，如波形910所示)。在另一示例中，阈值电压795(例如，Vth)不变，所以当驱动信号794从逻辑高电平变为逻辑低电平并且开关710变为断开(例如，关断)时，通过次级绕组706和开关710从端子793流到端子797的电流790(例如，Is)的绝对值也不再改变(例如，如波形914所示)。在另一示例中，从端子793流到端子797的电流790(例如，Is)的绝对值不变，所以当驱动信号782从逻辑低电平变为逻辑高电平并且晶体管730变为导通时，晶体管730的电压降(例如，Vds)的大小的局部最小值也不再改变(就例如，如波形904所示)。在另一示例中，晶体管730的电压降(例如，Vds)的大小的局部最小值不变，所以在晶体管730变为导通之前与晶体管730的电压降(例如，Vds)成比例的电压799也不改变。在另一示例中，晶体管730的电压降(例如，Vds)的大小的局部最小值不变，所以大小已经等于参考电压781(例如，电压Vref)的电压791(例如，Vds_s)不再改变，并且功率变换系统700(例如，功率变换器)的操作达到稳定状态。
根据另一实施例，功率变换器(例如，功率变换器500和/或功率变换器700)包括：初级绕组(例如，初级绕组504和/或初级绕组704)、以及耦合到初级绕组的次级绕组(例如，次级绕组506和/或次级绕组706)。另外，功率变换器包括第一开关(例如，晶体管530和/或晶体管730)，第一开关包括第一开关端子(例如，漏极端子1534和/或漏极端子1734)、第二开关端子(例如，源极端子1536和/或源极端子1736)、以及第三开关端子(例如，栅极端子1532和/或栅极端子1732)。第一开关被配置为影响与初级绕组相关联的第一电流(例如，电流596和/或电流796)。第一开关端子(例如，漏极端子1534和/或漏极端子1734)对应于第一电压，第二开关端子(例如，源极端子1536和/或源极端子1736)对应于第二电压。第一电压减去第二电压等于电压差(例如，Vds)。另外，功率变换器包括第二开关(例如，开关510和/或开关710)，第二开关包括第四开关端子、第五开关端子、以及第六开关端子，并且被配置为影响与次级绕组相关联的第二电流(例如，电流590和/或电流790)。另外，功率变换器包括：采样电压生成器(例如，开关509和/或开关709)，被配置为在第一开关变为闭合之前(例如，时间t26之前，时间t46之前，和/或时间t66之前)对第三电压(例如，电压599和/或电压799)进行采样，并且至少部分地基于第三电压(例如，电压599和/或电压799)生成采样电压(例如，电压591和/或电压791)。第三电压与第一开关变为闭合之前(例如，时间t26之前，时间t46之前，和/或时间t66之前)的电压差有关。另外，功率变换器包括：误差放大器(例如，误差放大器579和/或误差放大器1679)，被配置为接收采样电压和参考电压(例如，参考电压581和/或参考电压781)，并至少部分地基于采样电压和参考电压生成放大电压(例如，补偿电压583和/或补偿电压783)。另外，功率变换器包括：阈值电压生成器(例如，电压控制的电压源560和/或电压控制的电压源760)，被配置为至少基于与放大电压相关联的信息生成阈值电压(例如，至少基于与补偿电压583相关联的信息生成阈值电压595，和/或至少基于与补偿电压783相关联的信息生成阈值电压795)。另外，功率变换器包括：驱动信号生成器，被配置为接收阈值电压(例如，阈值电压595和/或阈值电压795)和第四电压(例如，电压592和/或电压792)，至少部分地基于阈值电压和第四电压生成驱动信号(例如，驱动信号594和/或驱动信号794)，并且将驱动信号输出到第二开关，其中第四电压表征第二电流。驱动信号生成器进一步被配置为：响应于第四电压变得大于阈值电压而生成驱动信号，以断开第二开关(例如，响应于电压592变得大于阈值电压595而生成驱动信号594，以断开开关510；和/或响应于电压792变得大于阈值电压795而生成驱动信号794，断开开关710)。功率变换器被配置为响应于采样电压与参考电压不相等，随时间改变阈值电压(例如，响应于电压591与参考电压581不相等，随时间改变阈值电压595；和/或响应于电压791与参考电压781不相等，随时间改变阈值电压795)。例如，功率变换器(例如，功率变换器500和/或功率变换器700)至少是根据图6、图7、图8、图9、和/或图10实现的。
在另一示例中，功率变换器(例如，功率变换器500和/或功率变换器700)进一步被配置为：响应于采样电压大于参考电压，随时间增大阈值电压(例如，如波形610所示，响应于电压591大于参考电压581，随时间增大阈值电压595；和/或如波形810所示，响应于电压791大于参考电压781，随时间增大阈值电压795)。在另一示例中，功率变换器(例如，功率变换器500和/或功率变换器700)进一步被配置为使采样电压随着增大的阈值电压而减小(例如，如波形608和610所示，使电压591随着增大的阈值电压595而减小；和/或如波形808和810所示，使电压791随着增大的阈值电压795而减小)。
在另一示例中，功率变换器(例如，功率变换器500和/或功率变换器700)进一步被配置为：响应于采样电压小于参考电压，随时间减小阈值电压(例如，响应于电压591小于参考电压581，随时间减小阈值电压595；和/或如波形910所示，响应于电压791小于参考电压781，随时间减小阈值电压795)。在另一示例中，功率变换器(例如，功率变换器500和/或功率变换器700)进一步被配置为：使采样电压随着减小的阈值电压595而增大(例如，使电压591随着减小的阈值电压595而增大；和/或如波形908和910所示，使电压791随着减小的阈值电压795而增大)。
在另一示例中，功率变换器(例如，功率变换器500和/或功率变换器700)进一步被配置为：响应于采样电压与参考电压相等，保持阈值电压随时间恒定(例如，响应于电压591与参考电压581相等，保持阈值电压595随时间恒定；如波形810所示，响应于电压791和参考电压781相等，保持阈值电压795随时间恒定；和/或如波形910所示，响应于电压791与参考电压781相等，保持阈值电压795随时间恒定)。在另一示例中，功率变换器(例如，功率变换器500和/或功率变换器700)进一步被配置为响应于恒定的阈值电压而使得采样电压保持恒定(例如，响应于恒定的阈值电压595而使得电压591保持恒定；如波形808和810所示，响应于恒定的阈值电压795而使得电压791保持恒定；和/或如波形908和910所示，响应于恒定的阈值电压795而使得电压791保持恒定)。
在另一示例中，驱动信号生成器包括：比较器(例如，比较器568和/或比较器768)，被配置为接收阈值电压(例如，阈值电压595和/或阈值电压795)和第四电压(例如，电压592和/或电压792)，并至少部分地基于阈值电压和第四电压生成比较信号(例如，至少部分地基于阈值电压595和电压592生成比较信号569；和/或至少部分地基于阈值电压795和电压792生成比较信号769)；以及触发器(例如，触发器572和/或触发器772)，被配置为接收比较信号(例如，比较信号569和/或比较信号769)，并至少部分地基于比较信号生成驱动信号(例如，至少部分地基于比较信号569生成驱动信号594；和/或至少部分地基于比较信号769生成驱动信号794)。
根据另一实施例，用于功率变换器(例如，功率变换器500和/或功率变换器700)的控制器(例如，主控制器502和/或副控制器702)包括：采样电压生成器(例如，开关509和/或开关709)，被配置为在第一开关(例如，晶体管530和/或晶体管730)变为闭合之前(例如，在时间t26之前，在时间t46之前，和/或在时间t66之前)对第一电压(例如，电压599和/或电压799)进行采样，并且至少部分地基于第一电压(例如，电压599和/或电压799)生成采样电压(例如，电压591和/或电压791)。第一电压与第一开关变为闭合之前(例如，在时间t26之前，在时间t46之前，和/或在时间t66之前)的电压差有关。第一开关包括第一开关端子(例如，漏极端子1534和/或漏极端子1734)、第二开关端子(例如，源极端子1536和/或源极端子1736)、以及第三开关端子(例如，栅极端子1532和/或栅极端子1732)，并且被配置为影响与功率变换器的初级绕组(例如，初级绕组504和/或初级绕组704)相关联的第一电流(例如，电流596和/或电流796)。第一开关端子(例如，漏极端子1534和/或漏极端子1734)对应于第二电压，并且第二开关端子(例如，源极端子1536和/或源极端子1736)对应于第三电压。电压差(例如，Vds)等于第二电压减去第三电压。另外，控制器(例如，主控制器502和/或主控制器702)包括：误差放大器(例如，误差放大器579和/或误差放大器1679)，被配置为接收采样电压和参考电压(例如，参考电压581和/或参考电压781)，至少部分地基于采样电压和参考电压生成放大电压(例如，补偿电压583和/或补偿电压783)，并且将放大电压输出，供阈值电压生成器(例如，电压控制的电压源560和/或电压控制的电压源760)生成阈值电压(例如，阈值电压595和/或阈值电压795)。阈值电压生成器被配置为至少基于与放大电压相关联的信息生成阈值电压(例如，至少基于与补偿电压583相关联的信息生成阈值电压595，和/或至少基于与补偿电压783相关联的信息生成阈值电压795)，并且将阈值电压输出到驱动信号生成器。驱动信号生成器被配置为接收阈值电压(例如，阈值电压595和/或阈值电压795)和第四电压(例如，电压592和/或电压792)，至少部分地基于阈值电压和第四电压生成驱动信号(例如，驱动信号594和/或驱动信号794)，并将驱动信号输出到第二开关，其中，第四电压表征与功率变换器的次级绕组(例如，次级绕组506和/或次级绕组706)相关联的第二电流(例如，电流590和/或电流790)，并且次级绕组耦合到初级绕组。第二开关(例如，开关510和/或开关710)包括第四开关端子、第五开关端子、以及第六开关端子，并且被配置为影响第二电流。驱动信号生成器进一步被配置为：响应于第四电压变得大于阈值电压，生成断开第二开关的驱动信号(例如，响应于电压592变得大于阈值电压595，生成断开开关510的驱动信号594；和/或响应于电压792变得大于阈值电压795，生成断开开关710的驱动信号794)。控制器被配置为响应于采样电压与参考电压不相等而生成放大电压，以随时间改变阈值电压(例如，生成补偿电压583，以随时间改变阈值电压595；和/或生成补偿电压783，以随时间改变阈值电压795)。例如，控制器(例如，主控制器502和/或主控制器702)至少是根据图6、图7、图8、图9、和/或图10实现的。
例如，控制器进一步被配置为：响应于采样电压大于参考电压，生成放大电压以随时间增大阈值电压(例如，如波形610所示，响应于电压591大于参考电压581，生成补偿电压583以随时间增大阈值电压595；和/或如波形810所示，响应于电压791大于参考电压781，生成补偿电压783以随时间增大阈值电压795)。在另一示例中，采样电压随着增大的阈值电压而减小(例如，如波形608和610所示，电压591随着增大的阈值电压595而减小；和/或如波形808和810所示，电压791随着增大的阈值电压795而减小)。
在另一示例中，控制器进一步被配置为：响应于采样电压小于参考电压，生成放大电压以随时间减小阈值电压(例如，响应于电压591小于参考电压581，生成补偿电压583以随时间减小阈值电压595；和/或如波形910所示，响应于电压791小于参考电压781，生成补偿电压783以随时间减小阈值电压795)。在另一示例中，采样电压随着减小的阈值电压而增大(例如，电压591随着减小的阈值电压而增大；和/或如波形908和910所示，电压791随着减小的阈值电压795而增大)。
在另一示例中，控制器进一步被配置为：响应于采样电压与参考电压相等，生成保持阈值电压随时间恒定的放大电压(例如，响应于电压591与参考电压581相等，生成保持阈值电压595随时间恒定的补偿电压583；如波形810所示，响应于电压791与参考电压781相等，生成保持阈值电压795随时间恒定的补偿电压783；和/或如波形910所示，响应于电压791与参考电压781相等，生成保持阈值电压795随时间恒定的补偿电压783)。在另一示例中，响应于恒定的阈值电压，采样电压保持恒定(例如，响应于恒定的阈值电压595，电压591保持恒定；如波形808和810所示，响应于恒定的阈值电压795，电压791保持恒定；和/或如波形908和910所示，响应于恒定的阈值电压795，电压791保持恒定)。
根据另一实施例，用于功率变换器(例如，功率变换器500和/或功率变换器700)的控制器(例如，副控制器508和/或副控制器708)包括：阈值电压生成器(例如，电压控制的电压源560和/或电压控制的电压源760)，被配置为至少基于与误差放大器生成的放大电压相关联的信息，生成阈值电压(例如，至少基于与误差放大器579生成的补偿电压583相关联的信息，生成阈值电压595；和/或至少基于与误差放大器1679生成的补偿电压783相关联的信息，生成阈值电压795)。另外，控制器(例如，副控制器508和/或副控制器708)包括：驱动信号生成器，被配置为接收阈值电压(例如，阈值电压595和/或阈值电压795)和第一电压(例如，电压592和/或电压792)，至少部分地基于阈值电压和第一电压生成驱动信号(例如，驱动信号594和/或驱动信号794)，并且将驱动信号输出到第一开关(例如，开关510和/或开关710)。第一电压表征第一电流(例如，电流590和/或电流790)。第一开关包括第一开关端子、第二开关端子、以及第三开关端子，并且被配置为影响与耦合到功率变换器的初级绕组(例如，初级绕组504和/或初级绕组704)的次级绕组(例如，次级绕组506和/或次级绕组706)相关联的第一电流。误差放大器(例如，误差放大器579和/或误差放大器1679)被配置为接收来自采样电压生成器(例如，开关509和/或开关709)的采样电压(例如，电压591和/或电压791)和参考电压(例如，参考电压581和/或参考电压781)，并且至少部分地基于采样电压和参考电压生成放大电压(例如，补偿电压583和/或补偿电压783)。采样电压生成器(例如，开关509和/或开关709)被配置为在第二开关(例如，晶体管530和/或晶体管730)变为闭合之前(例如，在时间t26之前，在时间t46之前，和/或在时间t66之前)对第二电压(例如，电压599和/或电压799)进行采样，并且至少部分地基于第二电压(例如，电压599和/或电压799)生成采样电压(例如，电压591和/或电压791)。第二电压与第二开关变为闭合之前(例如，在时间t26之前，在时间t46之前，和/或在时间t66之前)的电压差有关。第二开关包括第四开关端子(例如，漏极端子1534和/或漏极端子1734)、第五开关端子(例如，源极端子1536和/或源极端子1736)、以及第六开关端子(例如，栅极端子1532和/或栅极端子1732)。第二开关被配置为影响与初级绕组相关联的第二电流(例如，电流596和/或电流796)。第四开关端子(例如，漏极端子1534和/或漏极端子1734)对应于第三电压，并且第五开关端子(例如，源极端子1536和/或源极端子1736)对应于第四电压。第三电压减去第四电压等于电压差(例如，Vds)。驱动信号生成器进一步被配置为响应于第一电压变得大于阈值电压，生成断开第一开关的驱动信号(例如，响应于电压592变得大于阈值电压595，生成断开开关510的驱动信号594；和/或响应于电压792变得大于阈值电压795，生成断开开关710的驱动信号794)。阈值电压生成器(例如，电压控制的电压源560和/或电压控制的电压源760)进一步被配置为响应于采样电压与参考电压不相等，随时间改变阈值电压(例如，响应于电压591与参考电压581不相等，随时间改变阈值电压595；和/或响应于电压791与参考电压781不相等，随时间改变阈值电压795)。例如，控制器(例如，副控制器508和/或副控制器708)至少是根据图6、图7、图8、图9、和/或图10实现的。
在另一示例中，控制器进一步被配置为：响应于采样电压大于参考电压，随时间增大阈值电压(例如，如波形610所示，响应于电压591大于参考电压581，随时间增大阈值电压595；和/或如波形810所示，响应于电压791大于参考电压781，随时间增大阈值电压795)。在另一示例中，采样电压随着增大的阈值电压而减小(例如，如波形608和610所示，电压591随着增大的阈值电压595而减小；和/或如波形808和810所示，电压791随着增大的阈值电压795而减小)。
在另一示例中，控制器进一步被配置为：响应于采样电压小于参考电压，随时间减小阈值电压(例如，响应于电压591小于参考电压581，随时间减小阈值电压595；和/或如波形910所示，响应于电压791小于参考电压781，随时间减小阈值电压795)。在另一示例中，随着减小阈值电压采样电压增大(例如，随着减小阈值电压595，电压591增大；和/或如波形908和910所示，随着减小阈值电压795，电压791增大)。
在另一示例中，控制器进一步被配置为：响应于采样电压与参考电压相等，保持阈值电压随时间恒定(例如，响应于电压591与参考电压581相等，保持阈值电压595随时间恒定；如波形810所示，响应于电压791和参考电压781相等，保持阈值电压795随时间恒定；和/或如波形910所示，响应于电压791与参考电压781相等，保持阈值电压795随时间恒定)。在另一示例中，响应于恒定的阈值电压，采样电压保持恒定(例如，响应于恒定的阈值电压595，电压591保持恒定；如波形808和810所示，响应于恒定的阈值电压795，电压791保持恒定；和/或如波形908和910所示，响应于恒定的阈值电压795，电压791保持恒定)。
在另一示例中，驱动信号生成器包括：比较器(例如，比较器568和/或比较器768)，被配置为接收阈值电压(例如，阈值电压595和/或阈值电压795)和第一电压(例如，电压592和/或电压792)，并且至少部分地基于阈值电压和第一电压生成比较信号(例如，至少部分地基于阈值电压595和电压592生成比较信号569，和/或至少部分地基于阈值电压795和电压792生成比较信号769)；以及触发器(例如，触发器572和/或触发器772)，被配置为接收比较信号(例如，比较信号569和/或比较信号769)，并至少部分地基于比较信号生成驱动信号(例如，至少部分地基于比较信号569生成驱动信号594，和/或至少部分地基于比较信号769生成驱动信号794)。
在另一示例中，第一开关(例如，开关510和/或开关710)进一步被配置为影响流过次级绕组的第一电流(例如，电流590和/或电流790)，第二开关(例如，晶体管530和/或晶体管730)进一步被配置为影响流过初级绕组的第二电流(例如，电流596和/或电流796)，并且驱动信号生成器进一步被配置为接收第一电压(例如，电压592和/或电压792)，第一电压与第一电流成比例。
在另一示例中，阈值电压生成器(例如，电压控制的电压源560和/或电压控制的电压源760)被进一步配置为响应于减小放大电压而增大阈值电压(例如，如等式8所示，和/或如等式9所示)，并且响应于增大放大电压而减小阈值电压(例如，如等式8所示，和/或如等式9所示)。
根据另一实施例，一种用于功率变换器(例如，功率变换器500和/或功率变换器700)的方法包括：在第一开关变为闭合之前(例如，在时间t26之前，在时间t46之前，和/或在时间t66之前)，对第一电压(例如，电压599和/或电压799)采样。第一开关(例如，晶体管530和/或晶体管730)包括第一开关端子(例如，漏极端子1534和/或漏极端子1734)、第二开关端子(例如，源极端子1536和/或源极端子1736)、以及第三开关端子(例如，栅极端子1532和/或栅极端子1732)。第一开关被配置为影响与功率变换器的初级绕组(例如，初级绕组504和/或初级绕组704)相关联的第一电流(例如，电流596和/或电流796)。另外，该方法包括：至少部分地基于第一电压(例如，电压599和/或电压799)生成采样电压(例如，电压591和/或电压791)。第一电压与第一开关变为闭合之前(例如，时间t26之前，时间t46之前，和/或时间t66之前)的电压差有关。第一开关端子(例如，漏极端子1534和/或漏极端子1734)对应于第二电压，并且第二开关端子(例如，源极端子1536和/或源极端子1736)对应于第三电压。第二电压减去第三电压等于电压差(例如，Vds)。另外，该方法包括：接收采样电压和参考电压(例如，参考电压581和/或参考电压781)；以及至少部分地基于采样电压和参考电压生成放大电压(例如，补偿电压583和/或补偿电压783)。另外，该方法还包括：至少基于与放大电压相关联的信息生成阈值电压(例如，至少基于与补偿电压583相关联的信息生成阈值电压595，和/或至少基于与补偿电压783相关联的信息生成阈值电压795)。另外，该方法包括：接收阈值电压(例如，阈值电压595和/或阈值电压795)和第四电压(例如，电压592和/或电压792)；并且至少部分地基于阈值电压和第四电压生成驱动信号(例如，驱动信号594和/或驱动信号794)。另外，该方法包括：将驱动信号输出到第二开关。第四电压表征第二电流。第二开关(例如，开关510和/或开关710)包括第四开关端子、第五开关端子、以及第六开关端子，并且被配置为影响与耦合到初级绕组的次级绕组(例如，次级绕组506和/或次级绕组706)相关联的第二电流(例如，电流590和/或电流790)。至少部分地基于阈值电压和第四电压生成驱动信号的处理包括：响应于第四电压大于阈值电压，生成断开第二开关的驱动电压(例如，响应于电压592变得大于阈值电压595，生成断开开关510的驱动信号594；和/或响应于电压792变得大于阈值电压795，生成断开开关710的驱动信号794)。至少基于与放大电压相关联的信息生成阈值电压的处理包括：响应于采样电压与参考电压不相等，随时间改变阈值电压(例如，响应于电压591与参考电压581不相等，随时间改变阈值电压595；和/或响应于电压791与参考电压781不相等，随时间改变阈值电压795)。例如，该方法被根据至少图6、图7、图8、图9、和/或图10实现。
在另一示例中，至少基于与放大电压相关联的信息生成阈值电压的处理包括：响应于采样电压大于参考电压，随时间增大阈值电压(例如，如波形610所示，响应于电压591大于阈值电压581，随时间增大阈值电压595；和/或如波形810所示，响应于电压791大于参考电压781，随时间增大阈值电压795)。在另一示例中，该方法进一步包括：使采样电压随增大的阈值电压而减小(例如，如波形608和610所示，使电压591随增大的阈值电压595而减小；和/或如波形808和810所示，使电压791随增大的阈值电压795而减小)。
在另一示例中，至少基于与放大电压相关联的信息生成阈值电压的处理包括：响应于采样电压小于参考电压，随时间减小阈值电压(例如，响应于电压591小于参考电压581，随时间减小阈值电压595；和/或如波形910所示，响应于电压791小于参考电压781，随时间减小阈值电压795)。在另一示例中，该方法进一步包括：当减小阈值电压时，使采样电压增大(例如，当减小阈值电压595时，使电压591增大；和/或如波形908和910所示，当减小阈值电压795时，使电压791增大)。
在又一示例中，至少基于与放大电压相关联的信息生成阈值电压的处理包括：响应于采样电压与参考电压相等，保持阈值电压随时间恒定(例如，响应于电压591与参考电压581相等，保持阈值电压595随时间恒定；如波形810所示，响应于电压791与参考电压781相等，保持阈值电压795随时间恒定；和/或如波形910所示，响应于电压791与参考电压781相等，保持阈值电压795随时间恒定)。在另一示例中，该方法进一步包括：响应于恒定的阈值电压，使采样电压保持恒定(例如，响应于恒定的阈值电压595，使电压591保持恒定；如波形808和810所示，响应于恒定的阈值电压795，使电压791保持恒定；和/或如波形908和910所示，响应于恒定的阈值电压795，使电压791保持恒定)。
在另一示例中，至少基于与放大电压相关联的信息生成阈值电压的处理包括：接收阈值电压(例如，阈值电压595和/或阈值电压795)和第四电压(例如，电压592和/或电压792)；至少部分地基于阈值电压和第四电压生成补偿信号(例如，至少部分地基于阈值电压595和蒂娜呀592生成补偿信号569，和/或至少部分地基于阈值电压795和电压792生成比较信号769)；接收比较信号(例如，比较信号569和/或比较信号769)；以及至少部分地基于比较信号生成驱动信号(例如，至少部分地基于比较信号569生成驱动信号594，和/或至少部分地基于比较信号769生成驱动信号794)。
在另一示例中，第一电流(例如，电流596和/或电流796)流过初级绕组，第二电流(例如，电流590和/或电流790)流过次级绕组，并且第四电压(例如，电压592和/或电压792)与第二电流成比例。在又一示例中，至少基于与放大电压相关联的信息生成阈值电压的处理包括响应于减小放大电压而增大阈值电压(例如，如等式8所示，和/或如等式9所示)，以及响应于增大放大电压而减小阈值电压(例如，如等式8所示，和/或如等式9所示)。
例如，本发明的各种实施例的一些或所有组件均被使用一个或多个软件组件、一个或多个硬件组件、和/或软件和硬件组件的一个或多个组合，单独和/或至少与另一组件结合实现。在另一示例中，本发明的各种实施例的一些或所有组件均被单独和/或至少与另一组件结合实现在一个或多个电路中，这些电路诸如是一个或多个模拟电路和/或一个或多个数字电路。在又一示例中，本发明的各种实施例和/或示例可以被结合。
尽管描述了本发明的具体实施例，但是本领域技术人员将理解的是其他实施例相当于所描述的实施例。因此，将理解的是，本发明不限于具体示出的实施例，而仅受所附权利要求的范围的限制。
- 还没有人留言评论。精彩留言会获得点赞！