本发明涉及一种半导体集成电路装置，更特别地，涉及一种具有用以抑制反谐振(anti-resonance)的可调(tunable)阻尼器的半导体集成电路装置。
背景技术：
：：反谐振是在电路的振荡相位具有较大变化的同时，电路的振幅(amplitude)在特定频率上具有显著的最小值。这样的频率被称为系统的反谐振频率，以及，在这个频率上，信号的振幅可能会下降到几乎为零。图1是示出系统的示例性阻抗剖面的示意图。曲线101表示系统中的第一元件(如印刷电路板(printedcircuitboard，pcb))的第一电容性阻抗。曲线102表示系统中的第二元件(如晶粒，die)的第二电容性阻抗。曲线103表示系统中的该第一元件(如该pcb)的第一电感性阻抗。曲线104表示系统中的该第二元件(如该晶粒)的第二电感性阻抗。当两条曲线在特定频率(如图1所示的频率f1)上相交(intersect)时，则在该特定频率上出现反谐振现象，以及，产生阻抗剖面中的肩部(shoulder)150。由于阻抗在反谐振频率f1上极大地增大，因此，在该反谐振频率f1上振荡的信号将出现非期望的振幅下降，以及，导致系统的性能受到影响。为了抑制非期望的反谐振，需求一种用于半导体集成电路装置的新颖设计。技术实现要素：有鉴于此，本发明的目的之一在于提供一种半导体集成电路装置及设置阻尼器的优化电阻值的方法，以解决上述问题。在一示例性实施例中，提供了一种半导体集成电路装置，该半导体集成电路装置包括芯片主电路和阻尼器。该芯片主电路耦接于电源，以及，用于执行预定功能。该阻尼器耦接于该芯片主电路的输出端，用于抑制该半导体集成电路装置的反谐振。在另一示例性实施例中，该半导体集成电路装置还包括无源元件，该无源元件通过该阻尼器耦接于该芯片主电路，换言之，该阻尼器耦接在该芯片主电路和该无源元件之间。在另一示例性实施例中，提供了一种用于设置阻尼器的优化电阻值的方法，该阻尼器位于半导体集成电路装置中，其中，该阻尼器耦接在芯片主电路和无源元件之间，用于抑制该半导体集成电路装置的反谐振，该方法包括：对于该阻尼器所支持的每个电阻值，控制电源提供具有不同电平的系统电压，以分别获得对应于该阻尼器所支持的每个电阻值的最小系统电压，其中，在该最小系统电压上，该半导体集成电路装置能够运行而不崩溃；获得分别对应于该阻尼器所支持的每个电阻值的多个最小系统电压中的最小值，其中，该最小值所对应的电阻值为该阻尼器的该优化电阻值；以及将该阻尼器的电阻值设置为该优化电阻值。采用本发明，通过在半导体集成电路中设置阻尼器，能够抑制半导体集成电路装置的反谐振。本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。附图说明通过阅读后续的详细描述和实施例可以更全面地理解本发明，该实施例参照附图给出，其中：图1是示出系统的示例性阻抗剖面的示意图；图2根据本发明实施例示出了一种半导体集成电路装置的示例性方块图；图3是根据本发明实施例的一种包括半导体集成电路装置的电子系统的等效电路图；图4是根据本发明实施例示出的一种电子系统的示例性阻抗剖面的示意图；图5a根据本发明实施例示出了一种半导体集成电路装置的示例性电路图；图5b根据本发明实施例示出了一种可变电阻的示例性电路图；图6是根据本发明实施例的一种用于确定阻尼器的优化电阻值的方法的流程示意图；图7根据本发明实施例示出了一种电子系统的示例性侧面图；图8根据本发明另一实施例示出了一种电子系统的示例性侧面图；图9根据本发明另一实施例示出了一种电子系统的示例性侧面图。具体实施方式以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。图2根据本发明实施例示出了一种半导体集成电路装置的示例性方块图。半导体集成电路装置200可以至少包括芯片主电路(chipmaincircuit)210和阻尼器(damper)220。芯片主电路210耦接于电源(powersource)240，以及，用于执行预定功能。举例来说，芯片主电路210可以执行用于有线或无线通信的调制解调(即调制与解调)功能、用于有线或无线系统的信号处理功能、数字信号处理功能以及模拟信号处理功能等等。为了提供该预定功能，芯片主电路210可被集成在芯片(如调制解调器芯片、基带信号处理芯片、射频信号处理芯片、数字信号处理芯片、模拟信号处理芯片等等)中。电源240可被配置在该芯片的内部或外部。此外，电源240可被配置在芯片主电路210的内部或外部。阻尼器220耦接于芯片主电路210的输出端。在半导体集成电路装置200中，阻尼器220用于抑制半导体集成电路装置200的反谐振。在一些实施例中，阻尼器220的电阻值可以是固定的(fixed)或者是可调的(tunable)。在一些示例中，对于某一特定的半导体集成电路装置200，阻尼器220可具有固定的预设电阻值，其中，具有该预设电阻值的阻尼器220能够抑制该特定的半导体集成电路装置200的反谐振，至于该预设电阻值的取值请参考后续实施例的描述。在另一些示例中，阻尼器220的电阻值可以是可调的，从而，对于具体的半导体集成电路装置200，可以动态调整阻尼器220的电阻值，使阻尼器220具有一调整后的优化电阻值，进而抑制半导体集成电路装置200的反谐振。例如，阻尼器220的电阻值是可调的，芯片主电路210用于确定阻尼器220的优化电阻值，以及，控制阻尼器220的电阻值为该优化电阻值，进而抑制半导体集成电路装置200的反谐振。本发明通过在半导体集成电路装置200中设置阻尼器，可用来有效抑制半导体集成电路装置200的反谐振。半导体集成电路装置200还可以包括无源元件(passivecomponent)230。阻尼器220耦接在芯片主电路210与无源元件230之间。换言之，在本发明实施例中，无源元件230通过阻尼器220耦接于芯片主电路210。根据本发明实施例，不管电源240是配置在芯片主电路210或所述芯片的内部还是外部，无源元件230是位于未直接连接于电源240的独立路径(independentpath)中。此外，根据本发明实施例，阻尼器220耦接在芯片主电路210与无源元件230之间，用于抑制半导体集成电路装置200的反谐振。此外，在本发明实施例中，如图2所示，阻尼器220和无源元件230是位于芯片主电路210外部的电路元件。换言之，芯片主电路210所执行的预定功能不受阻尼器220和无源元件230的影响。即使阻尼器220和无源元件230未耦接于芯片主电路210，或者甚至未存在于半导体集成电路装置200中，芯片主电路210仍能够执行该预定功能。在本发明实施例中，引入阻尼器220和无源元件230，以减小半导体集成电路装置200的阻抗以及抑制半导体集成电路装置200的反谐振。根据本发明实施例，芯片主电路210、阻尼器220和无源元件230可被封装在一封装中和/或被安装在印刷电路板(pcb)上。因此，在本发明的一些实施例中，半导体集成电路装置200还可以包括一封装和/或印刷电路板(pcb)。图3是根据本发明实施例的一种包括半导体集成电路装置的电子系统的等效电路示意图。电容cpcb表示印刷电路板(pcb)的等效电容。电阻rpcb表示印刷电路板(pcb)的等效电阻。电感lpcb表示印刷电路板(pcb)的等效电感。电阻rpkg表示封装的等效电阻。电感lpkg表示该封装的等效电感。电阻rdie表示芯片(芯片集成电路210被集成在该芯片中)的等效电阻。电容cdie表示芯片(芯片集成电路210被集成在该芯片中)的等效电容。电容cext表示无源元件230的等效电容。电感lext表示无源元件230的寄生电感。电阻rext表示无源元件230的寄生电阻。电阻rvar表示阻尼器220的等效电阻。电容cext、电感lext和电阻rext可作为整体视作无源元件230所贡献的全部阻抗(overallimpedance)。根据本发明实施例，阻尼器220和无源元件230串联耦接。如图3所示，无源元件230未直接连接于电子系统的电源vsys，以及，通过阻尼器220耦接于芯片(即芯片主电路210)。根据本发明实施例，阻尼器220的电阻值是可调的(adjustable)，以被调整为用以抑制半导体集成电路装置200的反谐振的优化值。图4是根据本发明实施例示出的一种电子系统的示例性阻抗剖面的示意图。图4示出了当反谐振出现时所产生的肩部的阻抗剖面。曲线401表示没有添加阻尼器220时该肩部的阻抗剖面。曲线402表示添加阻尼器220至如图2和图3所示的电子系统时的肩部的阻抗剖面。如图4所示，当添加有阻尼器220时，肩部变得更宽，以及，肩部的峰值振幅被减小。根据本发明的实施例，阻尼器220是可变电阻。该可变电阻的电阻值可被调整为用以抑制半导体集成电路装置200的反谐振的一优化电阻值。根据本发明实施例，无源元件230是电容。图5a根据本发明实施例示出了一种半导体集成电路装置的示例性电路图。可变电阻520耦接在芯片主电路510和无源元件(如电容)530之间。电容530可被视作芯片主电路510的外部解耦电容。半导体集成电路装置500还可以包括控制电路550，控制电路550产生用以控制可变电阻520(该可变电阻520作为阻尼器)的电阻值的多位控制信号control_bit。请注意，在一些实施例中，控制电路550也可被集成在芯片主电路510中，或者由芯片主电路510中的任意器件来实现。因此，本发明不应当受限于图5a所示的架构。在本实施例中，可变电阻520可由多个并联耦接的晶体管(transistor)来实现。举例来说，在图5b所示的示例性电路图中，可变电阻520可由4个晶体管来实现，其中，这4个晶体管分别具有耦接于端子x的第一电极(electrode)、耦接于端子y的第二电极以及接收多位控制信号control_bit[b3:0]中所承载的相应控制信号b1、b2、b3、b4的控制电极。当晶体管相应的控制信号而被接通时，该晶体管等效于一电阻或电阻性器件。举例来说，多位控制信号[0000]可以对应于可变电阻520所提供的最小电阻值，以及，多位控制信号[1110]可以对应于可变电阻520所提供的最大电阻值。请注意，尽管图5b示出了四个晶体管或电阻性器件来实现阻尼器(如可变电阻520)，但本发明并不应当限于该特定情形。该可变电阻也可以利用少于或多余4个的晶体管、电阻性器件、电阻或电感来实现。根据本发明实施例，芯片主电路510可以包括处理器(processor)511。处理器511可以通过搜索电子系统的电源(如电源240或vsys)所提供的用于芯片主电路510、半导体集成电路装置或者乃至该电子系统能够运行(function)而不崩溃(crashing)的最小系统电压来确定可变电阻520的优化电阻值，以及，根据该优化电阻值产生用以控制可变电阻520的电阻值的控制信号。如图5a所示，该控制信号被提供给控制电路550，以及，控制电路550根据该控制信号产生多位控制信号control_bit，或者，处理器511所产生的控制信号可以被直接提供给可变电阻520，以控制可变电阻520的电阻值。举例来说，在本发明实施例中，对于不同类型的芯片主电路，可以预先获得一组预设资料，该组预设资料包括阻尼器所支持的多个电阻值和分别对应于该多个电阻值中的每个电阻值的最小系统电压，其中，在该最小系统电压上，该半导体集成电路装置能够运行而不崩溃。假设可变电阻520能够提供n个电阻值r1-rn。则对于每个电阻值，处理器511可以首先搜索电子系统的电源所提供的用于芯片主电路510、半导体集成电路装置或者乃至该电子系能能够运行而不崩溃的相应的最小系统电压，如vmin_r1、vmin_r2，…，vmin_rn。例如，最小系统电压vmin_r1对应于可变电阻520能够提供的电阻值r1，最小系统电压vmin_r2对应于可变电阻520能够提供的电阻值r2，…，最小系统电压vmin_rn对应于可变电阻520能够提供的电阻值rn，从而，获得对应于n个电阻值r1-rn的n个最小系统电压vmin_r1-最小系统电压vmin_rn。然后，处理器511比较最小系统电压vmin_r1、vmin_r2，…，vmin_rn，以获得这些最小系统电压vmin_r1、vmin_r2，…，vmin_rn中的最小值。该最小值所对应的电阻值可被确定为上述优化电阻值。图6是根据本发明实施例的一种用于确定及设置阻尼器的优化电阻值的方法的流程示意图。当电子系统通电(poweron)时(即，当电源供给功率时)(步骤s602)，芯片主电路启动(bootup)，以及，处理器产生控制信号(例如，依次产生控制信号[0000]～[1110])，以控制阻尼器(例如，可变电阻)的电阻值分别为其所支持的电阻值(如r1、r2，…，rn)。此外，对于阻尼器所支持的每个电阻值，芯片主电路控制电源提供具有不同电平的系统电压，即将电源所提供的系统电压调整为多个电平，以测试电子系统(即半导体集成电路装置)是否能够在系统电压的每个电平下正常运行；以及，获得对应于该阻尼器所支持的每个电阻值的最小系统电压(如对应于电阻值r1、r2，…，rn的最小系统电压vmin_r1、vmin_r2，…，vmin_rn)，其中，在该最小系统电压上，电子系统(即半导体集成电路装置)能够运行而不崩溃(步骤s604)。接下来，处理器获得对应于所支持的每个电阻值的多个最小系统电压中的最小值(步骤s606)。将对应于该最小值的电阻值确定为优化电阻值。接下来，处理器产生控制信号，以将阻尼器的电阻值设置为该优化电阻值(步骤s608)。根据本发明的实施例，芯片主电路、阻尼器和无源元件可被集成在一芯片中。图7根据本发明实施例示出了一种电子系统的示例性侧面图(lateralview)。在本实施例中，芯片主电路、阻尼器(例如，可变电阻)以及无源元件(例如，外部解耦电容)可被集成在芯片700中。芯片700可被封装在如图所示的基板上。此外，该基板可位于印刷电路板(pcb)上。根据本发明的另一实施例，芯片主电路和阻尼器可被集成在一芯片中，而无源元件可被配置(即位于)在该芯片的外部。图8根据本发明另一实施例示出了一种电子系统的示例性侧面图。在本实施例中，芯片主电路和阻尼器(例如，可变电阻)可被集成在芯片800中，以及，无源元件(例如，外部解耦电容)可设置在芯片800的外部。芯片800可被封装在如图所示的基板上，以及，无源元件可通过迹线(trace)耦接于阻尼器。此外，该基板可位于印刷电路板(pcb)上。根据本发明的再一实施例，芯片主电路可被集成在一芯片中，以及，阻尼器和无源元件可被配置在该芯片的外部。图9根据本发明另一实施例示出了一种电子系统的示例性侧面图。在本实施例中，芯片主电路可被集成在芯片900中，以及，阻尼器(例如，可变电阻)和无源元件(例如，外部解耦电容)可被配置在芯片900的外部。芯片900可被封装在如图所示的基板上，以及，阻尼器和无源元件可通过迹线耦接于芯片主电路。请注意，在本发明的一些实施例中，阻尼器和无源元件也可被集成为一个器件，以及，本发明不应当受限于以上所描述的实施例。举例来说，阻尼器(例如，可变电阻)可以被实现在无源元件(例如，外部解耦电容)中。如以上所描述的，在本发明实施例中，利用阻尼器220和无源元件230，可以有效地减小半导体集成电路装置或电子系统的阻抗，以及，抑制半导体集成电路装置或电子系统的反谐振。在不脱离本发明的精神以及范围内，本发明可以其它特定格式呈现。所描述的实施例在所有方面仅用于说明的目的而并非用于限制本发明。本发明的保护范围当视所附的权利要求所界定者为准。本领域技术人员皆在不脱离本发明之精神以及范围内做些许更动与润饰。当前第1页12当前第1页12