具有递归架构的可编程电路部件的制作方法

相关申请的交叉引用本申请要求均于2015年11月2日提交的临时申请第62/249,483号和第62/249,490号的优先权，通过引用将其全部内容并入本文中。本发明总体涉及可调节电路，并且更具体地涉及可以在运行时间调节的电路。
背景技术：
：存在需要编程即特定的配置或调节的各种电路以实现期望的结果。在制造芯片或系统时制作可编程部件是已知的。例如，现场可编程门阵列(fpga)包含如下部件：上述部件在芯片设计的布局过程期间被布置成使得部件之间的连接可以被后续改变即被编程，以获得期望的电路。然而，对部件之间的连接进行重新配置以编程期望的电路耗费一定量的时间，因而在特定应用中不太实用。例如，神经网络或模拟信号处理网络可能需要在运行时间，即在电路操作期间，而不是在芯片或系统制造时间，更快速地调节。在这样的网络中，可以期望使用在特定形式的数字控制下快速地被改变的模拟部件。数模转换器(dac)是这样的电路，特别地，以可数字调节的量乘以一个数的乘法(multiplying)类型的dac。这样的乘法dac的一个制造商是analogdevices公司。即使可以在运行时间进行这样的调节，使这样的调节成为模拟量的方法也存在某些问题。有三个这样的问题：1)调节方法是否是本质线性的；2)调节方法是否不利地影响模拟元件消耗的功率；以及3)调节使电路中存在的噪声增加或降低的程度。作为一个示例，考虑图1中所示的本领域所公知的“积分”电路100。这样的电路通常用于提供作为输入信号的积分的输出信号。设计者选择电阻器e1'和电容器c1'的值，以便选择输出以多快的时间对输入变化作出响应，称为“时间常数”；电阻器和电容器的值的乘积是时间常数，也称为rc时间常数。在图2至图5中示出了在电路已经被构造之后调节部件的值的一些已知方式。例如，可以使图1中的电容器c1'或电阻器r1'的有效值可通过用二进制加权值进行构建上述有效值来进行调节；如将在下面进一步解释的，在图2至图5中的每一个中断开和闭合开关s1至s4将分别调节电容器c1'或电阻器r1'的有效值。然而，如将进一步解释的那样，在这些情况下，可实现的值在给定范围上线性分布。虽然典型的是，在给定的设计中，部件的绝对值的变化决定了电路性能，但是本领域技术人员将理解，可能值的线性分布意味着在该范围的低端处的误差百分比可能通常大于在该范围的高端处的误差百分比。例如，在图2的电路200中，使用四个电容器来创建可调电容以代替图1的单个电容器c1'。这四个电容器的值相对于某个标称电容c被选择，并且分别是标称电容c的1/2、1/4、1/8和1/16。开关s1至s4可以各自断开或闭合。如果开关断开，则相应的电容器不对电路有贡献；如果开关闭合，则对应的电容器对对应于图1中的电容器c1'的有效电容有贡献。如果所有四个开关断开，则有效电容为零，没有电流流动，并且电路不工作。通过断开和闭合开关s1至s4，c1'的有效非零值可以在1/16c至15/16c的范围内，具有在整个范围上线性分布的1/16c的分辨率(即值的阶跃(step))。这些值可以由对应于开关s1至s4中的哪些开关断开或闭合的控制信号或代码来表示，并且可以以二进制形式表示。因此，1/16c由1(二进制0001)表示即仅开关s1闭合；而15/16c由15(二进制1111)表示，意味着所有4个开关闭合；控制代码0(二进制0000)表示所有4个开关断开，并且有效电容为0。(并联电容器的有效阻抗以与有效电容相同的方式计算，因此阻抗值的分布也是线性的。)假设使用图2的电路的设计者想要使电容器的有效值为0.28c。图2的电路可以达到该期望有效值的最接近的是0.25c(仅闭合开关s3即代码4或0100)或0.3125c(5/16c，闭合开关s3和s1，代码5或0101)。选择0.25c作为与期望值0.28c最接近的值导致0.03c或c1的期望有效值的10.7％(0.03/0.28＝10.7％)的误差。然而，如果设计者想要0.85c的值，则利用图2的电路可实现的两个最接近的值是0.8125c(代码13或1101)或0.875c(代码14或1110)。选择0.875c意味着与期望值的误差为0.025或2.9％(0.025/0.85＝2.9％)。这是一个明显更小的误差。本领域中已知的是，如在上述示例中，作为期望值的比例的误差变化，原因是可能值在整个范围上线性分布。据信，所有现有技术的可调节部件都具有此限制。如下面将进一步讨论的，现有技术的调节部件的方法还具有其他不期望的限制。例如，功率被可调节部件浪费，并且在电路中存在不期望的热噪声。具有在运行时可调节的可调节部件将是有利的，该可调节部件提供在部件的整个范围上更一致的误差，随着受控参数减小而减小消耗的功率，并且减少噪声，所有这些都不会不利地影响包含可调节部件的电路的性能。技术实现要素：描述了一种电路和制造电路的方法，其允许在运行时间调节模拟元件。所描述的电路允许以对数方式而不是如现有技术中的线性方式进行调节，同时减少由模拟元件消耗的功率，同时降低对噪声的敏感度并且不会不利地影响电路的增益。一个实施方式是一种可调节电路部件，包括：第一两端口复合元件，其包含各自具有阻抗的第一和第二简单元件、第一多个开关和第一控制输入端，第一多个开关被配置为单独地断开或关闭以使第一简单元件和第二简单元件串联或并联连接，第一控制输入端用于接收使所述第一多个开关断开或闭合的第一控制信号；第二两端口复合元件，其包含各自具有阻抗的第三和第四简单元件、第二多个开关和第二控制输入端，第二多个开关被配置为单独地断开或闭合以便串联或并联连接第三和第四简单元件，第二控制输入端用于接收使所述第二多个开关断开或闭合的第二控制信号；以及第三两端口复合元件，其包含第一和第二两端口复合元件、第三多个开关以及第三控制输入端，第三多个开关被配置为单独地断开或关闭以使第一和第二两端口复合元件串联或并联连接，第三控制输入端用于接收使第三多个开关断开或闭合的第三控制信号。另一实施例是一种设计可调节电路部件的方法，包括以下步骤：选择可调节电路部件的可能值的期望数目；选择标称阻抗值；指定零级两端口复合元件，其包含各自具有标称阻抗值的阻抗的第一和第二简单元件、第一多个开关以及第一控制输入端，第一多个开关被配置为单独断开或关闭以使第一和第二简单元件串联或并联连接，第一控制输入端用于接收使所述第一多个开关断开或闭合的第一控制信号；指定第一级两端口复合元件，其包含零级复合元件的两个实例、第二多个开关以及第二控制输入端，第二多个开关被配置为单独断开或关闭以使两个零级复合元件串联或并联连接，第二控制输入端用于接收使所述第二多个开关断开或闭合的第二控制信号；指定较高级两端口复合元件，其包含较低级复合元件的两个实例、第三多个开关以及第三控制输入端，第三多个开关被配置为单独断开或关闭以使两个较低级复合元件串联或并联连接，第三控制输入端第三控制输入端用于接收使第三多个开关断开或闭合的第三控制信号；重复指定包含较低级复合元件的两个实例的较高级两端口复合元件的步骤，直到最高级别复合元件的可能值的数目等于或大于可调节电路部件的可能值的期望数目为止。附图说明图1是现有技术的积分电路的图。图2是电容器的有效值可以如现有技术中已知的那样调节的积分电路的一个实现方式的图。图3是电容器的有效值可以如现有技术中已知的那样调节的积分电路的另一实现方式的图。图4是电阻器的有效值可以如现有技术中已知的那样调节的积分电路的一个实现方式的图。图5是在不同操作条件下图4的积分电路的实现方式的图。图6是在两种不同操作配置下现有技术积分电路诸如图4中的积分电路中的噪声的比较的图表。图7是根据一个实施方式的递归元件的框图。图8是图7的递归元件的更高级的框图。图9是图7和图8所示类型的两个元件的网络。图10是图9的递归元件的更高级的框图。图11是图9和图10所示类型的两个元件的网络。图12是图11的递归元件的更高级的框图。图13是两个元件的网络，其一是图9和图10中所示的类型而另一是图11和图12中所示的类型。图14是根据一个实施方式的具有四级递归的可调元件的可能值的图表。图15是根据一个实施方式的阻抗的任何期望值与具有四级递归的可调元件的下一可用值之间的误差的图表。图16是根据一个实施方式的包括可调电阻器和可调电容器的积分电路的图。图17是根据一个实施方式的在两个不同操作条件下积分电路中的噪声的比较的图表。图18是设计根据一个实施方式的可调部件的一个实施方式的流程图。具体实施方式本文中描述的是允许在运行时对模拟元件进行调节的电路以及构造该电路的方法。所描述的电路允许以对数方式而非现有技术中的线性方式进行调节，同时降低由模拟元件消耗的功率和减少对噪声的敏感度，而不会不利地影响电路的总增益。可能值的对数分布被认为是期望的，这是因为其使在任何期望值与最接近的可能值之间的比例误差在整个范围上更一致。电路的建立是基于被以递归式限定的结构，即基于其中结构的各元件本身都具有相同结构的设计。通过使用可编程元件的这种递归式连接，模拟元件的值可以被容易地调节，而没有现有技术解决方案的限制。如上所述，在图2至图5的各种现有技术电路中，例如在数字式控制下，开关s1至s4可以被闭合以改变积分电路如图1中的积分电路中的电容器或电阻器的有效值。如参照图2中的电路200所描述的那样，当电容器被认为提供电容或阻抗时，电容器提供了线性分布的值。图3的电路示出了替选配置，其中，电容器串联放置而不是并联放置。如所示出的那样，在串联配置中，电容器具有为标称电容c的1倍、2倍、4倍和8倍的电容。在图3的电路300中，开关s1至s4也分别可以被断开或闭合。如果开关断开，则电流将流过相应的电容器而不是流过开关，而如果开关闭合，则电流将流过开关并且绕过相应的电容器。同样，具有所示出的值的四个电容器可以提供15种不同的组合，由此提供15个不同的值。(如果四个开关全部闭合，则将不存在有效电容，而仅是从运算放大器a的输出端绕过电容器至运算放大器a的反相输入端的直接连接)。图3的电路300也会得到线性分布的值，无论电容器被认为提供电容还是导纳(相当于图2的电容器的并联配置中的阻抗)，并且与图2的电路200一样都会遇到期望值与实际值之间的非恒定比例误差的问题。现有技术中还已知对积分电路进行调节的其他方式。图1的电路100的电阻器r1'可以以下述方式来调节，所述方式类似于可以通过图2和图3的电路200和300对图1中的c1的值进行的调节的方式。本领域技术人员将容易理解如何将电阻器串联或并联放置以产生可调节的且与图1的电路100中的r1'对应的有效电阻。结合乘法dac，可以对图1的r1'进行不同形式的调节。在图4中，以电路400示出这样的具有乘法dac的电路的一个示例。在电路400中，电阻器r3、r4、r5和r6的值都是电阻器r1和r2的值的两倍，并且组成了公知的乘法dac配置。本领域的技术人员将理解，如以上的图2的电路200和图3的300那样，这个2:1的比率允许电阻器网络在分步骤中具有不同的值，因此，与电容器c1的值结合，使得电路400具有不同的时间常数。将进一步理解，可以基于时间常数的调节范围的期望的中心，同样地结合c1的值，来选择电阻器r1和r2的标称值r。现在，将输入信号馈送到运算放大器a的电阻器——同样等效于图1的电阻器r1'——的有效值，可以通过使用开关s1至s4将到电路in的输入端连接到运算放大器a的反相输入端或接地来调节。然而，与图2和图3的电路200和300一样，这会导致可实现值的线性分布，并且因此再次遇到上述问题，即比例误差在电路的整个范围上不是恒定的。除此之外，图4的现有技术乘法dac电路400浪费电流，因此费电。如本领域中已知的并且从图4可以看出，不管哪个有效电阻被选择，驱动输入端口的装置都看作为恒定电阻，这是因为电流总是流过所有电阻器。然而，未被引导到运算放大器a的任何电流都不被使用并流到地，并且被浪费。由于在图4中所有四个开关s1至s4将输入端连接到地，所以没有信号流到运算放大器a，而是所有的输入电流都流到地并且被浪费。如上所述，另一个问题是电路中的热噪声，其可以表现为与放大的输入信号一起出现在放大器的输出端处的不想要的信号。如本领域中已知的那样，制造商通常将噪声指定为在放大器的输入端处的附加电压；附加输入电压与输出电压中的并非由于对输入信号进行放大而引起的部分之间的差被描述为噪声增益，并且可以不同于放大器的增益，因为噪声遇到与由输入信号看到的网络不同的网络。图5中的电路500示出了图4的电路400，其中开关s1现在被激活为处于允许电流通过s1流到运算放大器a而不是流到地的位置；通过开关s2、s3和s4的电流仍然被引导到地并且被浪费。在此配置中，到运算放大器a的输入端的电阻器(即图1中的r1')的有效值约为其最大值的八分之一；如果如本领域中通常的那样，有效电阻的范围可以为标称电阻r的1倍至16倍，则图5的配置具有为r的2倍的有效电阻，因为电流仅通过电阻器r3流到运算放大器a。图6示出了图5的电路500中的噪声与图4的另一电路400中的噪声的比较，在另一电路400中，开关处于与图5不同的配置(未示出)，在该配置中仅开关s4而不是仅开关s1被激活以将电流传递到运算放大器a。相比于图5中的为r的2倍的有效电阻，使电流仅通过s4而不是仅通过s1使输入端和运算放大器a之间的有效电阻(即图1中的r1')最大化为r的16倍的值。在输入端处出现的任何噪声vnoise将在输出端处出现并具有一定的增益。在图6中，实线602示出了在从10赫兹(hz)到10千兆赫兹(ghz)的范围内的每个频率处，即图5的电路100的10兆赫兹处，从vnoise到输出的响应的以分贝(db)为单位的差(即增益)，而虚线604示出了替选配置的噪声，在该替选配置中仅开关s4将电流传送到运算放大器a。在图6中可以看出，使电路400中的输入端与运算放大器a之间的有效电阻的最大化使噪声的增益增加，并且因此导致在高达约10兆赫兹(mhz)的任何给定频率处差的性能。(当频率变得高于10兆赫兹时，噪声被过滤掉而因此趋近于零)。例如，在1千赫兹(khz)处，当有效输入电阻为2r时，噪声增加约72db，而当有效输入电阻为最大的16r时，噪声增加约78db。这也与上述到地的被浪费的电流有关。本领域技术人员对此不会感到惊讶，因为已知电路400的噪声增益差，并且随着(由于有效输入电阻的增大导致的)较长的时间常数使积分器减慢，噪声增益将上升。本发明通过使用基于递归式限定的结构而建立的电路来解决上述问题，并且允许容易地调节模拟元件的值，而没有现有技术解决方案的限制。图7是根据一个实施方式的简单复合元件700的框图。复合元件700具有两个端口a和b，并且包含两个“简单”元件u1和u2，每个简单元件都具有阻抗(阻抗值在下面也称为u1和u2)，以及三个开关s1、s2和s3。简单元件u1和u2可以是具有阻抗的任何元件，例如电阻器、电容器、电感器或场效应晶体管(fet)。“简单”元件是下述元件，其中该元件在放置在较大电路中时具有两个端部，使得流入元件一端的任何电流必须流出另一端，并且在元件中不包含可以借助于其对元件进行调节或编程的开关或机构。由于没有能力调节元件，所以一旦元件被制成，它的值就被固定。在其最简单的形式中，简单元件是单个部件，例如电阻器、电容器、电感器或fet；然而，如果对于较大的电路来说这样的器件的组合仅具有两个端部并且该组合一旦被设计或制造就不能被调节，那么甚至该组合也可以是在本文的定义内的“简单元件”。通过断开或闭合开关，可以从复合元件700的五个不同的阻抗值中进行选择。下表1指示了五个可能的阻抗值，以及每个值时开关s1、s2和s3的位置。在表1中，符号x是“无关”即开关是断开还是闭合无关紧要，符号+意味着u1和u2串联，而符号||意味着u1和u2并联：表1选择s1s2s3阻抗1x断开断开无穷大2断开闭合xu13闭合闭合断开u1||u24断开断开闭合u1+u25闭合x闭合0因此，例如，如果开关s2和s3断开，则没有电流可以从a流到b，并且阻抗是无穷大；开关s1是断开还是闭合无关紧要。如果开关s1和s3闭合，则电流从a流到b而没有电阻，并且开关s2是断开还是闭合无关紧要。其他可能的开关位置和所得到的阻抗如所示出的那样。为了选择5种可能状态中的一种，使用3比特控制信号，尽管3比特控制信号的八个可能值中的三个不需要使用。在现在描述的更简单的实施方式中，仅使用复合元件700的可能的五种状态中的两种，在上表中的选项3和4，即u1和u2并联以及u1和u2串联。因此，称为c的单比特控制信号将足以在这两种状态之间进行选择。控制信号c的一个值(例如低或0)将使开关s1和s2闭合并使开关s3断开，从而导致u1和u2并联。控制信号c的相反值，在这种情况下为高或1，将使开关s1和s2断开并使开关s3闭合，从而导致u1和u2串联。图8是复合元件700的较高级别框图800，其未示出所包含的简单元件u1和u2，而是仅将u1和u2的组合示出为单个复合元件u3，其具有端口a和b以及控制端口c，控制端口c用于如上所述的那样对开关s1、s2和s3的位置进行选择的单比特控制信号。假设现在重复图7的连接，但是使用图8的复合元件u3和另一相同的复合元件u4，而不是使用图7的简单元件u1和u2。图9示出了所得到的电路900，其是“较高级”的另一复合元件，这是因为它由两个其他“较低级”的复合元件而不是简单元件组成。u3和u4各自都是复合元件即图7的二元件复合元件700的实例，如图8所示，并且u3和u4通过开关s4、s5和s6以与图7中每个复合元件700中的两个简单元件u1和u2的连接方式相同的方式连接。较高级复合元件900同样也具有输入端口a和输出端口b以及用于控制信号的控制端口c。现在控制信号使用3比特。两个复合元件u3和u4中的每个复合元件中的开关由如上文串联或者并联布置u3和u4内的简单元件u1和u2的比特来控制。第三控制信号比特以与如图7所示控制每个复合元件u3和u4中的开关相同的方式来控制开关s4、s5及s6，并且串联或并联布置复合元件u3和u4自身。可以重复该处理，以使得复合元件900可以被示出为图10中的电路1000中的较高级复合元件u5，并且两个这样的复合元件u5和u6通过开关s7、s8和s9而被组合和连接以形成图11中的更高级复合元件1100。图11中的复合元件1100的表示与图9中的复合元件900之间的差异为控制信号的数目，当构成更高级复合元件时该数目增加。在复合元件1100中，现在需要7个控制比特而非图9的3比特控制信号，即3比特用于控制u5中的开关，3比特用于控制u7中的开关，以及第七比特用于控制开关s7、s8及s9以再次串联或并联布置复合元件u5和u6。如上，复合元件1100可以表示为图12中的复合元件u7，并且该复合元件再次用于形成再高级的复合元件。可以根据需要多次重复该递归设计，在该递归设计中，每个任何级的复合元件是下一低级的复合元件的实例(除了最低级或“零”级之外)。注意，在这些示例中，每个新级或复合元件(再次，除由两个简单元件构成的零级之外)由相同复杂度的两个低级复合元件构成，以使得网络的每个复合元件以同一速率“增长”，即复合元件中的每个元件的递归“深度”对于任意级中的每个实例是相同的。这样的电路可以被描述为“均匀的”或“平衡的”。并不需要是这样，事实上，如将阐述的那样，具有不同递归级会是有利的。图13示出了该构思。如果以上描述的进展继续，则下一级的“等同级”递归将使用图12的复合元件u7的两个实例。反之，图13中的网络1300使用由开关s10、s11及s12所组合的复合元件u7的一个实例和图10的复合元件u5的一个实例。现在使用11比特控制信号，7比特用于控制复合元件u7，3比特用于控制复合元件u5，以及1比特用于控制开关s10、s11和s12。(将明显的是，如果使用了u7的两个实例，则将使用15比特控制信号。)所描述的实施方式的一个优点在于生成复合元件的大量的可能值。考虑图7的复合元件700中的每个元件u1和u2具有阻抗值1的情形。众所周知，串联布置两个元件u1和u2导致阻抗为2，而将其并联布置导致阻抗为1/2。现在考虑使用图9的较高级复合元件900中的两个这样的复合元件。可能的阻抗值如下：表2注意，当u1和u2的值不同但反转时，即u1具有值1/2而不是2，而u2具有值2而不是1/2时，当它们串联或并联时具有相同的值。如果u1和u2每个具有两个可能值，如在表2中，串联或并联布置u1和u2的这些可能值的几个可能的组合导致相同的值，留下图9的“第一级”递归复合元件900的五个不同的可能值。(再次，由两个简单元件构成的复合元件被认为是零级复合元件。)例如通过以下代码容易地计算这种递归复合元件的任何数目的级的可能值的数目：这样的计算对于多达四级的等深度的递归复合元件导致以下数目的可能值：表3将看出，随着递归级的数目增加，可能值的数目非常快速地增加；在仅4级的情况下，仅使用在每个零级复合元件中串联或并联布置的值都为1的基本元件u1和u2，可以有超过146000个值，如上所述，在每个复合元件中，两个较低级复合元件不需要总是具有相同的深度，例如如图13所示。针对不同深度的复合元件计算可能值的数目的代码的一个样本如下(在这种情况下，一个3级的复合元件和一个2级的复合元件)：该计算表明，将第二级复合元件与第三级复合元件组合将导致12518个不同的值。如上表3所示，使用三级的两个复合元件都仅导致443个可能值。因此，与均匀深度的结构相比，使用不同级的递归可以提供数目要大得多的可能值。可以绘制任何特定复合元件的可用值以示出值的范围。例如，图14是四级的等深度递归的146610个值的图。竖直y轴是对数的，并且可以看出，除了极值，大多数的值形成几乎均匀的对数数列，即可能值的图形线形成穿过大多数的值而非在顶端和低端处穿过的近似直线。图15是由图14所示的146610个可能值所涵盖的绝对值范围中的任何期望值与最接近的可能值之间的最大误差的图。除了极点之外，任何任意期望值和最接近的可能值之间的差小于千分之一。在图15的曲线图的中心范围中，误差总是不大于0.003％。图15中的向下“尖峰”是任意期望值与最接近的可能值几乎完全相同的情形。图16示出了如何将本方法合并到图1的积分电路中。图1的积分电路100的电阻器r1'和电容器c1'现在是可调部件radj和cadj，这些可调部件是以上述递归方式构造的复合元件。在图16中，假设radj和cadj均是如图11的电路1100所示的具有两级递归的复合元件。radj是其中简单元件ui和u2都是电阻器的递归复合元件，而cadj是其中ui和u2都是电容器的递归复合元件。由于每个复合元件是在两级的情况下进行递归，所以每个使用7比特控制信号；这些分别由7比特控制信号总线rcont和ccont示出。使用这些递归复合元件来代替图1的电路100中的r1'和c1'的固定值使得能够在运行时间调节积分电路1600。另外，如上所述，递归复合元件具有优于上面图2至图5所示的现有技术可调电路的优点。因为图16中的radj和cadj如上所述能够近似以对数方式调节(其在对数图上看起来是线性的，例如图15中所示)，在整个范围内，任何特定期望值和最接近的实际值之间的误差是相对恒定的，作为期望值的分数，并且远小于如上所述的现有技术所允许的大的典型误差中的一些。此外，因为每个复合元件由两端口元件组成并且自身保持为两端口元件，所以进入复合元件radj中的任何电流必须出来并进入运算放大器a中。因此，没有电流损失到地。由于这些原因，在图16的积分电路1600中的噪声增益比例如在图4和图5的电路400和500中更低。图17是设置为两种配置的图16的积分电路1600的噪声增益的曲线图，在一种配置中radj的值被设置为1/4r，而在第二种配置中radj被设置为2r，其中，r是标称值，即8比1的比率。这两种配置对应于在图6的曲线图中使用的图4的现有技术电路400的两种配置。图17的实线曲线1702与图6的实线曲线602相同，对应于开关s1将信号传递到图5的电路500中的运算放大器a的情况。回看一下，在图6中，对应于开关s4将信号传递给运算放大器a，即r1具有高8倍的值的情况的虚线曲线604总是具有更多的噪声。然而，现在，图17中表示radj具有较高值的情况的虚线曲线1704总是低于实线，这指示对于较大的radj值现在存在较小的噪声。事实上，如图17所示，在积分器的几乎整个带宽上，从10赫兹到接近1兆赫都存在约小20db的噪声。(再次，在任何情况下，噪声基本上在约10兆赫处消失。)图18是根据一个实施方式的设计可调部件的一个实施方式的流程图。该方法可以例如由包括例如以上所示的指令的计算机或处理器执行，所述指令用于计算具有一定层级数目或本文所述的递归级数目的部件的可能值的数目。在步骤1802处，选择可调部件的可能值的期望数目。如上所述，本领域技术人员能够选择可能值的期望数目，以使得部件的期望值与最接近的可能值之间的最大误差在可接收的误差幅度内。同样在步骤1802处，如本文所述，在层级的零级处对简单元件选择标称阻抗。再次，本领域技术人员能够选择适当的标称阻抗，以使得以对数方式均匀间隔的可能值的范围涵盖部件的期望操作范围。接下来，在步骤1804处，指定零级复合元件包含标称阻抗的两个简单元件、开关和如上针对图7的复合元件700描述的用于接收控制信号的控制输入端。在步骤1806处，指定第一级复合元件包含两个零级复合元件、开关和如上针对图9的复合元件900描述的用于接收控制信号的控制输入端。在步骤1808处，指定较高级复合元件包含两个较低级复合元件、开关和如上例如针对图11的复合元件1100或图13的复合元件1300描述的用于接收控制信号的控制输入端。如上所述，可以指定较高级复合元件包含如图11的复合元件1100中紧邻的较低级复合元件的两个实例，。替选地，可以指定较高级复合元件包含在紧邻的较低级复合元件的一个实例，以及在如图13的复合元件1300中的较高级下至少两级的级处的一个复合元件。在步骤1810处，确定较高级的可能值的数目是否等于或大于期望的可能值的数目。如果有足够的可能值，则设计出可调部件，并且该方法终止。如果没有足够的可能值，则该方法返回到步骤1808以根据上述相同的过程来指定更高级的复合元件。因此可以看出，与上述现有技术解决方案相比，使用通过使用递归复合元件构造的可调部件使得能够对部件进行运行时间调节，同时误差、浪费的功率和噪声明显更小。以上参考若干实施方式阐述了所公开的系统和方法。根据本公开内容，其他实施方式对于本领域技术人员将是明显的。所描述的方法和设备的某些方面可以使用除了上述实施方式中描述的那些之外的配置或步骤、或者结合并非上述元件或除了上述元件之外的元件来容易地实现。对本领域技术人员而言明显的是，所描述的实施方式的许多变型是可能的。例如，如本文所述，两个部件(单个或复合)的每个网络仅使用单个控制比特来串联或并联布置这两个部件。在其它实施方式中，可能希望使用如表1所示的复合元件的更多可能值。如上所述，如果希望使用所有五个可能值，则将使用多于单个控制比特。使用任何级的复合元件的所有五个值的一种方式是通过使用3比特控制信号而不是针对该级的单个比特。此外，由于对于给定级使用3比特控制信号的八个可能值中的仅五个，所以如果复合元件具有多于一级，则能够通过确定复合元件的值的总数并使用仅具有足够比特以容纳那些值的控制信号，而不是针对在整个复合元件内发现的每个复合元件使用单独的3比特控制信号，来“合并(consolidate)”在各种控制信号中使用的比特数。对实施方式的这些和其它变型旨在被涵盖在本公开内容中，本公开内容仅由所附权利要求限制。当前第1页12