一种频率合成器模块及其杂散过滤方法与流程

本发明涉及一种模块芯片，特别涉及一种频率合成器模块。

背景技术：

模块化已经成为现在产品的主流趋势，我司产品也在不断的开展模块化电路与结构，随着产品的不断发展，逐渐意识到过去XXX型号产品部分模块的局限性，非通用性，所以通过经验总结，开始进行通用模块的设计并应用于以后的产品当中。

我司现有XXX型号产品中的频率合成器模块工作频率范围分别是1190MHz和1290～1360MHz，频率覆盖范围窄，相位噪声≤-95dBc@10KHz，换频时间＜1ms，并且一个产品中采用了两个频率合成器模块，成本较高，体积较大。旧模块主芯片采用的是整数N分频锁相环，输出频率步进只能是鉴相频率的整数倍，要提高输出性能还需要额外的DDS(直接数字频率合成器)电路与外置VCO(压控振荡器)，局限性较大，而新模块主芯片采用的是小数N分频锁相环，频率步进小于10Hz，结合后级乒乓处理电路即可进一步提高性能，可作为通用频率合成器模块使用。

本模块以Hittite公司高性能宽带锁相环HMC833的使用为例说明。此锁相环内部集成了VCO，省去了外置VCO所占用的空间，符合小型化设计理念，输出频率范围为25～6000MHz，基频为1500～3000MHz，其余频率通过内置最大62分频器与倍频器获得。内部鉴相器的鉴相频率最高可达100MHz，高的鉴相频率一方面可以降低相位噪声，另一方面可以设计带宽较宽的环路滤波器，从而抑制VCO噪声和缩短换频锁定时间。该芯片的输出功率最高达+9dBm，四档可调，步进3dB。

该芯片可工作于整数N分频模式和小数N分频模式，其中小数N分频采用了Delta-Sigma调制技术，可以实现非常小的步进，典型分辨率为3Hz，并且在小数N分频模式下引入了精确频率模式，使得某些符合特定条件的频率可以精确获得。这款锁相环芯片还有着业界领先的极低的相位噪声和杂散，其典型相噪为-110dBc/Hz，归一化相位噪底为-227dBc/Hz，杂散典型值低于-90dBc，满足本模块设计要求。在许多应用场合，足够低的杂散可以省去参考DDS的需求。极低的近端相噪和杂散使系统可以工作于更宽的环路带宽，及更宽的频率跳变。芯片尺寸为6x6mm，并且在-40～+85℃都能保持良好的性能。

不同于整数分频锁相环，VCO工作频率与鉴相频率的无关联性会导致小数N分频PLL产生杂散信号。因此，VCO和鉴相谐波的互调会产生边带杂散。当VCO的工作频率非常接近鉴相频率的整数倍时，杂散最为严重。当VCO工作频率恰好与鉴相谐波重合时，不会有近端混频产物。如图1和2所示，干扰总是出现在鉴相频率的整数倍上。VCO频率与最近的参考频率的谐波之间的差频Δ，即产生的整数边界杂散。根据频率合成器的工作模式，更高的阶数，更低幅度的杂散信号将在鉴相频率的整数倍点(次谐波)产生。这就是靠近(n+d/m)*F_pd的VCO小数杂散，其中F_pd为鉴相频率，n、d和m都是整数，且d<m。我们将F_pd*d/m称为整数部分。分母m是杂散产物的阶数。m值越高，产生的偏移m*Δ的杂散信号越小，通常，当m>4时杂散信号就已经小到无法测量了。最差的情况是在小数模式下，当d＝0，且VCO频率相对n*F_pd的偏移小于环路带宽的时候，这就是带内整数边界杂散的情况。

技术实现要素：

本发明的目的是提供一种频率合成器模块及其杂散过滤方法，使得其成本低、尺寸小、适用范围广。

本发明的目的是这样实现的：一种频率合成器模块，包括：

晶体振荡器，产生一个固定频率信号；

第一锁相环芯片，其工作于整数N分频模式，且内置VCO，将晶体振荡器输出的固定频率作为参考频率，并输出可调的频率信号；

第二锁相环芯片，其工作于整数N分频模式和小数N分频模式，且内置VCO，将第一锁相环芯片输出的可调的频率信号作为参考源，并输出所需的频率信号，通过微调第一锁相环芯片输出的作为参考源的频率信号，以消除该所需频率信号中的边界杂散；

所述晶体振荡器的输出端与第一锁相环芯片的输入端相连，第一锁相环芯片的输出端与第二锁相环芯片的输入端相连。

一种频率合成器模块杂散过滤方法，包括以下步骤：

1)晶体振荡器产生一个固定参考频率信号；

2)第一锁相环芯片根据晶体振荡器输出的固定频率信号输出可调的频率信号，第一锁相环芯片工作于整数N分频模式；

3)将第一锁相环芯片输出的频率信号作为第二锁相环芯片的参考频率信号源，通过微调第一锁相环芯片输出的频率信号，使得第二锁相环芯片输出一个已过滤掉目标杂散的稳定的频率信号，第二锁相环芯片可同时工作于整数N分频模式和小数N分频模式下。

本发明工作时，参考频率由一个不可调谐的晶体振荡器产生，通过使用具有整数分频模式的第一锁相环作为高质量可调谐参考源，可在给定的第二锁相环VCO输出频率的基础上改变其参考频率，从而达到消除整数边界杂散信号的目的。与现有技术相比，本发明的有益效果在于：本发明通过采用了内置VCO结构，减小体积的同时提高了模块输出性能；采用了带有小数N分频模式的锁相环，频率分辨率小于10Hz，使得其适用范围更加广泛；同时，为了消除小数N分频模式下输出的频率存在一定的边界杂散，本发明采用可调参考源而非固定参考源，使得通过滤波很难消除的边界杂散信号能够被直接锁定并有效抑制在第二锁相环芯片输出端，从而提高模块输出谐杂波抑制性能并减轻后级滤波负担，提高信号输出的稳定性。

为了进一步提高本发明的滤波效果，频率合成器模块还包括：

第一开关电路，接受第二锁相环芯片输出的范围频率，并将其分成多个频段的频率信号；

后期乒乓处理电路，设置有多组，且并联在一起，用以接收来自第一开关电路输出的多个频段的频率信号，并分别将其进行处理；

第二开关电路，接收处理完的多个频段的频率信号，并根据需要输出对应频段的频率信号；

第一开关电路的输入端与第二锁相环芯片的输出端相连，第一开关电路的输出端与后处理电路的输入端相连，所述后处理电路的输出端与第二开关电路的输入端相连；

频率合成器模块杂散过滤方法还包括以下步骤：

4)将第二锁相环输出的固定频率信号经第一开关电路进行乒乓处理；

5)将乒乓处理后的频率信号依次进行预放大、衰减、放大、滤波处理；

6)将经过处理后的频率信号经第二开关电路输出；

采用乒乓处理的方式对第二锁相环芯片输出信号进行放大，衰减和滤波，根据当前输出频率选择不同的信号路径，从而强化了锁相环芯片自身的输出性能，这就提高了本发明的通用性，适用于更多的应用。

为了进一步保证频率信号后级处理的效果，所述后级处理电路包括顺序连接在一起的预放大电路、衰减电路、后级放大电路、滤波电路，所述预放大电路的输入端连接在第一开关电路上，滤波电路的输出端连接在第二开关电路上。

为了进一步提高锁相环处理的效率以及性能，所述第一锁相环芯片和第二锁相环芯片均选用高性能宽带锁相环芯片，要求第一锁相环芯片输出频率满足第二锁相环芯片的输入要求，工作在整数N分频模式，可编程分频输出，内置低相位噪声VCO，归一化带内相位本底噪声≤-220dBc/Hz，鉴相频率≥40MHz，鉴相杂散≤-80dB；第二锁相环芯片工作带宽≥3000MHz，工作在整数与小数N分频模式，可编程分频输出，内置低相位噪声VCO，归一化带内相位本底噪声≤-220dBc/Hz，鉴相频率≥40MHz，鉴相杂散≤-80dB并具有减少周跳功能。

为了进一步提高本发明的精度，频率合成器控制的数据分为5个字节，数据又分两部分：

第一部分：

计算公式如下：

f_{out 1}×20＝80×N_int1 公式1

N_{int 2}＝f_{out 2}/(f_out1/2) 公式2

其中：

f_out1为第一锁相环芯片的输出频率；

f_out2为第二锁相环芯片的输出频率；

N_int1为第一锁相环芯片的整数分频比；

N_int2为第二锁相环芯片的整数分频比。

根据上式求出N_int1的值；

第二部分：

通过公式2继续求出N_int2的值，并将N_int2带入以下公式中，计算出对应的整数边界杂散与主频之间的差值，通过微调f_out1配合环路带宽即可实现边界杂散的过滤；

|Δ1|＝|f_out2－N_int2×(f_out1/2)| 公式3

|Δ2|＝|f_out2－(N_{int 2}+0.5)×(f_out1/2)| 公式4

|Δ3|＝|f_out2－(N_int2+1)×(f_out1/2)| 公式5

f_{out 2}＝(f_out1/2)×(N_int2+N_frac) 公式6

N_frac×2²⁴＝Reg 04 h 公式7

其中：

|Δ|为整数边界杂散与主频之间的差值；

N_frac为第二锁相环芯片的小数分频比；

Reg04h为锁相环内的对应名称寄存器值。

附图说明

图1为现有技术中锁相环芯片HMC833内部框图。

图2为现有技术中小数杂散示意图。

图3为本发明模块结构示意图。

图4为本发明电路原理图一。

图5为本发明电路原理图二。

图6为本发明中使用可调参考源后对比示意图。

具体实施方式

如图3-5所示的一种频率合成器模块，其特征在于，包括：

晶体振荡器，产生一个固定频率信号；

第一锁相环芯片，内置VCO，将其工作于整数N分频模式，避免工作在小数N分频模式下带来的杂散影响后级电路，将晶体振荡器发出的固定频率作为参考频率，并输出可调的频率信号；

第二锁相环芯片，其工作于整数N分频模式和小数N分频模式，且内置VCO，将第一锁相环芯片输出的可调的频率信号作为参考源，并输出所需的频率信号，通过微调第一锁相环芯片输出的作为参考源的频率信号，以消除该所需频率信号中的边界杂散；

第一开关电路，接收第二锁相环芯片输出的范围频率，并将其分成多个频段的频率信号；

后级处理电路，设置有多组，且并联在一起，用以接收来自第一开关电路分出的多个频段的频率信号，并分别将其进行处理，所述后期处理电路包括顺序连接在一起的预放大电路、衰减电路、后级放大电路、滤波电路，所述预放大电路的输入端连接在第一开关电路上，滤波电路的输出端连接在第二开关电路上；

第二开关电路，接收处理完的多个频段的频率信号，并根据需要输出对应频段的频率信号；

所述晶体振荡器的输出端与第一锁相环芯片的输入端相连，第一锁相环芯片的输出端与第二锁相环芯片的输入端相连；第一开关电路的输入端与第二锁相环芯片的输出端相连，第一开关电路的输出端与后期处理电路的输入端相连，所述后期处理电路的输出端与第二开关电路的输入端相连，所述第一锁相环芯片和第二锁相环芯片均选用Hittite公司高性能宽带锁相环HMC833。

一种频率合成器模块杂散过滤方法，其特征在于，包括以下步骤：

1)晶体振荡器产生一个固定参考频率信号；

2)第一锁相环芯片根据晶体振荡器产生的固定参考频率信号输出可调的固定频率信号，第一锁相环芯片可同时工作于整数分频模式和小数分频模式下；

3)将第一锁相环芯片输出的频率信号作为第二锁相环芯片的参考频率信号源，通过微调第一锁相环芯片输出的固定频率信号，使得第二锁相环芯片输出一个已过滤掉目标杂散的稳定的频率信号，第二锁相环芯片可同时工作于整数N分频模式和小数N分频模式下；

4)将第二锁相环输出的频率信号经第一开关电路进行乒乓处理；

5)将乒乓处理后的频率信号依次进行预放大、衰减、放大、滤波处理；

6)将经过处理后的频率信号经第二开关电路输出。

频率合成器控制的数据分为5个字节，数据又分两部分：

第一部分：

计算公式如下：

f_{out 1}×20＝80×N_int1 公式1

N_{int 2}＝f_{out 2}/(f_out1/2) 公式2

其中：

f_out1为第一锁相环芯片的输出频率；

f_out2为第二锁相环芯片的输出频率；

N_int1为第一锁相环芯片的整数分频比；

N_int2为第二锁相环芯片的整数分频比。

根据上式求出N_int1的值；

第二部分：

通过公式2继续求出N_int2的值，并将N_int2带入以下公式中，计算出对应的整数边界杂散与主频之间的差值，通过微调f_out1配合环路带宽即可实现边界杂散的过滤；

|Δ1|＝|f_out2－N_int2×(f_out1/2)| 公式3

|Δ2|＝|f_out2－(N_int2+0.5)×(f_out1/2)| 公式4

|Δ3|＝|f_out2－(N_int2+1)×(f_out1/2)| 公式5

f_{out 2}＝(f_out1/2)×(N_int2+N_frac) 公式6

N_frac×2²⁴＝Reg 04 h 公式7

其中：

|Δ|为整数边界杂散与主频之间的差值；

N_frac为第二锁相环芯片的小数分频比；

Reg04h为锁相环内的对应名称寄存器值。

当|Δ|>2或Δ2＝0或Δ3＝0时，按下式计算Nint2和Reg04h的值。数据格式为Nint2(1字节)+Reg04h(3字节)(以1个字节为单位依次发送数据)。

当|Δ1|＝0时，Reg04h(3字节)全为0x00。

下面结合具体实例对本发明做进一步说明。

设定晶体振荡器输出的参考频率为80MHz，控制第一锁相环的输出频率为f_out1＝80MHz，第二锁相环的输出频率为：f_out2＝2400.2MHz，第二锁相环芯片的鉴相频率F_pd＝40MHz，第二锁相环芯片的整数分频比N_int2(2400.2MHz/40MHz)＝60，第二锁相环芯片的小数分频比N_frac＝(2400.2MHz/40MHz)＝0.2，设定环路带宽＝150kHz。

1阶整数边界杂散Δ1＝f_out2-N_int2*F_pd＝2400.2-60*40＝0.2MHz，输出分频后为100kHz。

2阶整数边界杂散Δ2＝f_out2-(N_int2+0.5)*F_pd＝2400.2-60.5*40＝19.8MHz，输出分频后为9.9MHz。

3阶整数边界杂散Δ3＝f_out2-(N_int2+1)*F_pd＝2400.2-61*40＝39.8MHz，输出分频后为19.9MHz。

使用可调参考源技术前的频率参数如上所示，1阶整数边界杂散落在环路带宽附近，频率偏移100kHz，如图6上图所示，2阶和3阶杂散落在带外且较远，不予考虑。

微调第一锁相环芯片的输出频率，使其输出频率为f_out1＝81.6MHz，鉴相频率F_pd＝40.8MHz，第二锁相环芯片的整数分频比N_int2＝(2400.2MHz/40.8MHz)＝58，第二锁相环芯片的小数分频比N_frac＝(2400.2MHz/40.8MHz)＝33.8，环路带宽＝150kHz。

1阶整数边界杂散＝F_out-N_int2*F_pd＝2400.2-58*40.8＝33.8MHz，输出分频后为16.9MHz。

2阶整数边界杂散＝F_out-(N_int2+0.5)*F_pd＝2400.2-58.5*40.8＝13.4MHz，输出分频后为6.7MHz。

3阶整数边界杂散＝F_out-(N_int2+1)*F_pd＝2400.2-59*40.8＝7MHz，输出分频后为3.5MHz。

使用可调参考源技术后的频率参数如上所示，1阶、2阶和3阶杂散落在带外且较远，如图6下图所示，杂散消失；通过合理配置两个PLL，可调谐参考源技术在维持必要的相噪等性能的同时，甚至能够实现50dB的杂散抑制。

本发明并不局限于上述实施例，在本发明公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形，这些替换和变形均在本发明的保护范围内。