消除比较器失调电压的振荡器的制作方法

本发明涉及一种半导体集成电路，特别是涉及一种消除比较器失调电压的振荡器。

背景技术：

片上低功耗低频rc振荡器在智能卡(smartcard),微控制器(mcu)等产品中用于lcd驱动，待机时钟，上电计数等。典型低功耗低频振荡器频率为32khz，功耗为1μa以下。低功耗低频振荡器不依赖外部信号输入，模拟基准都为ip(知识产权核)内部产生，往往因为使用了兆欧姆的电阻而面积都很大。

极少数应用要求低功耗振荡器具有较高的稳定度，需要对振荡器中比较器的失调电压(offset)进行周期上的消除,降低周期的不确定性。如图1所示，是现有消除比较器失调电压的振荡器的电路图，图1所示的振荡器为应用于低功耗低频的振荡器，振荡器主要包括：由电容c101和c102，电阻r102，6个开关s101、s102、s103、s104、s105和s106，一个比较器(comparator)101以及数字模块(digital)102组成的振荡产生部分。pmos管p103为电容c101提供充电电流，pmos管p104为电容c102提供充电电流，pmos管p103和p104还通过开关s102和s103选择流入到电阻r102从而产生作为比较基准电压的电压vr102。对开关的控制为，当开关s101导通时，电容c101通过pmos管p103的电流充电形成电压vc101，电压vc101连接到比较器101的正相输入端即作为正相输入端电压v101，此时开关s102、s105都断开，开关s103导通，pmos管p104的电流流过电阻r102并形成电压vr102并将电压vr102连接到比较器101的反相输入端即作为反相输入端电压v102；此时，开关s104断开，开关s106导通，使电容c102的对地放电。另一种模式下，开关s101断开，开关s102和s105导通，使得电容c101对地放电，pmos管p103的电流流过电阻r102并形成电压vr102并将电压vr102连接到比较器101的正相输入端；同时，开关s103和s106断开，开关s104导通，电容c102通过pmos管p104的电流充电形成电压vc102，电压vc102连接到比较器101的反相输入端。比较器101对正反相输入端电压v101和v102进行比较后输出到数字模块102，形成多个振荡信号即时钟信号，包括时钟输出信号clkout，互为反相的第一控制信号c和第二控制信号cb，第一控制信号c和第二控制信号cb用于控制开关s101至s106的切换。

由pmos管p101和p102，nmos管n101和n102形成镜像电流源，其中pmos管p101、p102、p103和p104呈镜像电流关系；nmos管n101和n102的栅源电压差除以电阻r101的值确定pmos管p102和nmos管n102的路径的电流的大小从而确定各镜像电流路径中的镜像电流大小。

比较基准电压vr102由pmos管p103或p104路径的电流乘以电阻r102的值确定。

图1所示的振荡器offset消除原理为:比较器101的两个输入端电压v101,v102在前半个周期内为vc101,vr102；在后半个周期内vr102，vc102。vr102在一个周期内依次出现在比较器101的正相输入端和反相输入端，比较器101的offset得到消除。

图1所示的结构中，比较器101的offset消除方法需要使用两个电流分别经过电阻r102分别产生两个比较基准电压，且低功耗设计中电阻r102的阻值会很大，占用很大面积，例如：图1所示的振荡器使用了兆欧姆的电阻，如图1中的电阻r101和r102，ip101＝ip102＝δvgs/r101,vr102＝ip103×r102，ip103＝ip104；ip101、ip102、ip103和ip104分别表示pmos管p101、p102、p103和p104的电流，δvgs表示pmos管p101、p102的栅源电压差；典型值r101＝1mω，r102＝20mω，ip103＝30na，vr102＝0.6v。采用20mω的电阻r102会占用较大的面积。

技术实现要素：

本发明所要解决的技术问题是提供一种消除比较器失调电压的振荡器，能降低电路面积。

为解决上述技术问题，本发明提供的消除比较器失调电压的振荡器包括：

第一电容和第二电容，所述第一电容的第一端通过第一开关接第一电流源、所述第一电容的第一端和第二端通过第二开关连接；所述第二电容的第一端通过第三开关接第一电流源、所述第二电容的第一端和第二端通过第四开关连接，所述第一电容的第二端和所述第二电容的第二端都连接到公共端。

比较器，所述比较器的第一输入端通过第六开关连接所述第二电容的第一端，所述比较器的第二输入端通过第五开关连接所述第一电容的第一端；所述比较器的第一输入端通过第八开关连接比较电压，所述比较器的第二输入端通过第七开关连接比较电压。

第二电流路径和第三电流路，所述第二电流路径包括第二电流源和第一mos晶体管，所述第三电流路径包括第三电流源和第二mos晶体管。

所述第一电流源、所述第二电流源和所述第三电流源互为镜像电流。

所述第一mos晶体管的漏极、栅极和所述第二mos晶体管的栅极连接在一起，所述第一mos晶体管的源极连接到所述公共端，所述第二mos晶体管的源极通过第一电阻连接到所述公共端，所述第一mos晶体管的漏极连接所述第二电流源，所述第二mos晶体管的漏极连接所述第三电流源，由所述第一mos晶体管和所述第二mos晶体管的栅源电压差除以所述第一电阻的值确定所述第三电流源的大小；所述第一mos晶体管的栅极作为所述比较电压的输出端，所述比较电压由所述第一mos晶体管的栅源电压确定。

所述比较器的输出端连接到数字模块，所述数字模块输出时钟输出信号、第一控制信号和第二控制信号；所述第一控制信号到所述第一开关、所述第四开关、所述第五开关和所述第八开关，所述第二控制信号到所述第二开关、所述第三开关、所述第六开关和所述第七开关，所述第一控制信号和所述第二控制信号为互为反相的时钟信号。

进一步的改进是，所述第一mos晶体管为nmos管，所述第二mos晶体管为nmos管，所述公共端为接地端。

进一步的改进是，所述第一电流源包括第一pmos管，所述第二电流源包括第二pmos管，所述第三电流源包括第三pmos管。

所述第一pmos管的栅极、所述第二pmos管的栅极和所述第三pmos管的栅极和漏极连接在一起。

所述第一pmos管的源极、所述第二pmos管的源极和所述第三pmos管的源极都接电源电压。

所述第一pmos管的漏极为所述第一电流源的输出端；所述第二pmos管的漏极为所述第二电流源的输出端；所述第三pmos管的漏极为所述第三电流源的输出端。

进一步的改进是，所述第一mos晶体管为pmos管，所述第二mos晶体管为pmos管，所述公共端为电源电压端。

进一步的改进是，所述第一电流源包括第一nmos管，所述第二电流源包括第二nmos管，所述第三电流源包括第三nmos管。

所述第一nmos管的栅极、所述第二nmos管的栅极和所述第三nmos管的栅极和漏极连接在一起。

所述第一nmos管的源极、所述第二nmos管的源极和所述第三nmos管的源极都接地。

所述第一nmos管的漏极为所述第一电流源的输出端；所述第二nmos管的漏极为所述第二电流源的输出端；所述第三nmos管的漏极为所述第三电流源的输出端。

进一步的改进是，所述第一电阻的值为1mω。

进一步的改进是，所述第一电容和所述第二电容的电容值相等。

进一步的改进是，所述第一电流源、所述第二电流源和所述第三电流源的电流大小相等。

本发明振荡器中用于和电容的电压比较的比较基准电压直接采用电流源路径中的mos晶体管的栅源电压，相对于现有技术中需要采用额外的具有兆欧级电阻的电流路径，本发明能节约采用兆欧级电阻所占用的面积，从而能降低电路的面积；本发明还能减少一条为电阻充电产生比较基准电压而引入的电流路径，故还能降低因电流路径的引入所带来的功耗，所以本发明还能降低功耗，从而能同时使功耗和面积都得到降低。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有消除比较器失调电压的振荡器的电路图；

图2是本发明实施例消除比较器失调电压的振荡器的电路图。

具体实施方式

如图2所示，是本发明实施例消除比较器1失调电压的振荡器的电路图，本发明实施例消除比较器1失调电压的振荡器包括：

第一电容c1和第二电容c2，所述第一电容c1的第一端通过第一开关s1接第一电流源、所述第一电容c1的第一端和第二端通过第二开关s2连接；所述第二电容c2的第一端通过第三开关s3接第一电流源、所述第二电容c2的第一端和第二端通过第四开关s4连接，所述第一电容c1的第二端和所述第二电容c2的第二端都连接到公共端。图2所示的本发明实施例结构中，所述第一电流源由pmos管p1组成，后面将会详细描述；公共端为地。所述第一电容c1和所述第二电容c2的电容值相等。

比较器1，所述比较器1的第一输入端通过第六开关s6连接所述第二电容c2的第一端，所述比较器1的第二输入端通过第五开关s5连接所述第一电容c1的第一端；所述比较器1的第一输入端通过第八开关s8连接比较电压vgs，所述比较器1的第二输入端通过第七开关s7连接比较电压vgs。图2所示的本发明实施例结构中，所述比较器1的第一输入端为正相输入端，正相输入端电压用v1表示；所述比较器1的第二输入端为反相输入端，反相输入端电压用v2表示。

第二电流路径和第三电流路，所述第二电流路径包括第二电流源和第一mos晶体管n1，所述第三电流路径包括第三电流源和第二mos晶体管n2。所述第一电流源、所述第二电流源和所述第三电流源互为镜像电流。本发明实施例中，能取为：所述第一电流源、所述第二电流源和所述第三电流源的电流大小相等；在其它实施例中也能采用其它电流比例。

所述第一mos晶体管n1的漏极、栅极和所述第二mos晶体管n2的栅极连接在一起，所述第一mos晶体管n1的源极连接到所述公共端，所述第二mos晶体管n2的源极通过第一电阻r1连接到所述公共端，所述第一mos晶体管n1的漏极连接所述第二电流源，所述第二mos晶体管n2的漏极连接所述第三电流源，由所述第一mos晶体管n1和所述第二mos晶体管n2的栅源电压差除以所述第一电阻r1的值确定所述第三电流源的大小；所述第一mos晶体管n1的栅极作为所述比较电压vgs的输出端，所述比较电压vgs由所述第一mos晶体管n1的栅源电压vgs确定。

本发明实施例中，所述第一电阻r1的值为1mω。

所述比较器1的输出端连接到数字模块2，所述数字模块2输出时钟输出信号clkout、第一控制信号c和第二控制信号cb；所述第一控制信号c到所述第一开关s1、所述第四开关s4、所述第五开关s5和所述第八开关s8，所述第二控制信号cb到所述第二开关s2、所述第三开关s3、所述第六开关s6和所述第七开关s7，所述第一控制信号c和所述第二控制信号cb为互为反相的时钟信号。

图2所示的本发明实施例结构中，所述第一mos晶体管n1为nmos管，所述第二mos晶体管n2为nmos管，所述公共端为接地端。所述第一电流源包括第一pmos管p1，所述第二电流源包括第二pmos管p2，所述第三电流源包括第三pmos管p3。

所述第一pmos管p1的栅极、所述第二pmos管p2的栅极和所述第三pmos管p3的栅极和漏极连接在一起。

所述第一pmos管p1的源极、所述第二pmos管p2的源极和所述第三pmos管p3的源极都接电源电压；

所述第一pmos管p1的漏极为所述第一电流源的输出端；所述第二pmos管p2的漏极为所述第二电流源的输出端；所述第三pmos管p3的漏极为所述第三电流源的输出端。

比较图1和图2所示可知，本发明实施例中使用所述第一mos晶体管n1的vgs代替图1所示的vr102作为比较基准电压，能同时省略一个pmos管即图1中的pmos管p104管和一个电阻即图1中的电阻r102，所以能同时使功耗和面积得到降低。以电阻r102为20mω为例，电阻r102采用多晶硅电阻形成时所需面积至少为61000μm²。

图2所示的本发明实施例的工作过程为：、

前半个周期，开关s1,s4,s5,s8导通(on)，开关s2,s3,s6,s7关断(off)。电容c1充电，vc1通过s5连接到比较器1的反相输入端，vgs通过s8连接到比较器1的正相输入端，电容c2放电到地。

后半个周期，开关s1,s4,s5,s8off，开关s2,s3,s6,s7on。电容c2充电，vc2通过s6连接到比较器1的正相输入端，vgs通过s72连接到比较器1的反相输入端，电容c1放电到地。

mos晶体管的类型做相应的变换，能够推导出其他实现方式，如再其它实施例中，也能为：所述第一mos晶体管n1为pmos管，所述第二mos晶体管n2为pmos管，所述公共端为电源电压端。

所述第一电流源包括第一nmos管，所述第二电流源包括第二nmos管，所述第三电流源包括第三nmos管；所述第一nmos管的栅极、所述第二nmos管的栅极和所述第三nmos管的栅极和漏极连接在一起；所述第一nmos管的源极、所述第二nmos管的源极和所述第三nmos管的源极都接地；所述第一nmos管的漏极为所述第一电流源的输出端；所述第二nmos管的漏极为所述第二电流源的输出端；所述第三nmos管的漏极为所述第三电流源的输出端。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。