共模箝制装置及其方法与流程

本公开涉及一种共模箝制技术，特别是一种共模箝制装置及其方法。

背景技术：

差动信号被广泛地使用于诸多应用中。差动信号包含一第一端电位与一第二端电位。其中，差动信号的数值为第一端电位的值和第二端电位的值之间的差值。第一端电位与第二端电位的均值被称为该差动信号的一共模信号的数值。在差动电路中，共模信号虽不携载有用讯息，却占用了该差动电路的一部分的动态范围。因此，共模信号是应当被抑制的。共模箝制用以抑制差动电路的共模信号。共模箝制通常需要去感测共模信号的数值，并且基于感测得到的数值执行抑制。

技术实现要素：

本公开公开一种用以箝制共模信号的共膜箝制装置及其方法，且并不需要电路去感测共模信号。

在一实施例中，一种共模箝制装置包含：第一交流耦合电路，用以接收差动信号的第一端电位，并根据偏压电压输出第一耦合信号；第二交流耦合电路，用以接收差动信号的第二端电位，并根据偏压电压输出第二耦合信号；第一互补式联合控制迭接对，用以根据第一耦合信号与第二耦合信号的联合控制将差动信号的第一端电位分流至直流节点；及第二互补式联合控制迭接对，用以根据第一耦合信号与第二耦合信号的联合控制将差动信号的第二端电位分流至直流节点。

在一实施例中，一种共模箝制方法，包含：接收差动信号的第一端电位与第二端电位；根据偏压电压耦合差动信号的第一端电位为第一耦合信号；根据偏压电压耦合差动信号的第二端电位为第二耦合信号；根据第一耦合信号与第二耦合信号的联合控制利用第一互补式联合控制迭接对将差动信号的第一端电位分流至直流节点；以及根据第一耦合信号与第二耦合信号的联合控制利用第二互补式联合控制迭接对将差动信号的第二端电位分流至直流节点。

附图说明

图1为根据本公开一实施例所绘示的共模箝制装置的示意图。

图2为交流耦合电路的示意图。

图3a为迭接电路在一低压侧实施例的示意图。

图3b为迭接电路在一高压侧实施例的示意图。

图4为根据本公开另一实施例所绘示的共模箝制装置的示意图。

图5为根据本公开一实施例所绘示的共模箝制方法的流程图。

附图标记说明：

100共模箝制装置101第一交流耦合电路

102第二交流耦合电路111迭接电路

110第一互补式联合控制迭接对112迭接电路

120第二互补式联合控制迭接对121迭接电路

122迭接电路200交流耦合电路

311迭接电路312内部节点

321迭接电路322内部节点

400共模箝制装置401第一交流耦合电路

402第二交流耦合电路403第三交流耦合电路

404第四交流耦合电路

410第一互补式联合控制迭接对411迭接电路

420第二互补式联合控制迭接对412迭接电路

421迭接电路422迭接电路

500流程图510-550步骤

mn1第一n型金氧半导体晶体管c电容

mn2第二n型金氧半导体晶体管r电阻

mp1第一p型金氧半导体晶体管vb偏压电压

mp2第二p型金氧半导体晶体管vb1偏压电压

vb2偏压电压vc+第一耦合信号

vc1+第一耦合信号vc2+第二耦合信号

vc-第二耦合信号vc1-第三耦合信号

vc2-第四耦合信号vd漏极脚位

vdc直流节点vdd电源节点

vg1第一栅极脚位vg2第二栅极脚位

vs源极脚位vss接地节点

vx差动信号vx+第一端电位

vx-第二端电位

具体实施方式

本公开涉及箝制装置。尽管说明书中描述了数个被认为是实施本公开的有利模式，但应理解本公开可以诸多方式实现，且不应限于下述的特定实施例或实现下述特征的特定方式。在其他情况下，公知细节将不再赘述或讨论以避免模糊本公开重点。

本领域技术人员将理解在本公开中所使用关于微电子的字词与基本概念。例如，「电压」、「信号」、「差动信号」、「共模」、「电容」、「电阻」、「晶体管」、「金氧半导体」、「p型金氧半导体」、「n型金氧半导体」、「交流」、「交流耦合」、「直流」、「源极」、「栅极」、「漏极」、「节点」、「接地节点」、「电源节点」、「并联连接」及「迭接」。由于此些字词与基本定义对于本领域技术人员是显而易见的，故于此不再详细解释。

在本公开中，「dc」代表直流，「ac」代表交流，且「cm」代表共模。直流节点是一个具有实质上固定电压的节点。特别的是，「vdd」表示为电源节点的第一直流节点，且「vss」表示为接地节点的第二直流节点。此外，「vdc」表示一直流节点，且此直流节点取决于上下文用以指称电源节点「vdd」或接地节点「vss」。

在本公开中，信号是指可动态变化的电压。差动信号包含第一端电位(元件符号附加有下标「+」)与第二端电位(元件符号附加有下标「-」)。差动信号的共模电位则是通过在下标中附加首字母缩略字「cm」来表示，且被定义为第一端电位与第二端电位的均值。举例来说，差动信号表示为「vx」、差动信号vx的第一端电位表示为「vx+」、以及差动信号vx的第二端电位表示为「vx-」。差动信号vx的共模电位则表示为「vxcm」，并且vxcm由下式(1)定义。

vxcm≡(vx++vx-)/2(1)

本公开公开的共模箝制电路是用以箝制共模电位(即差动信号vx的共模电位)。共模箝制电路可用以承受共模电位上的大扰动，例如因突来的电磁干扰在共模电位上所造成的大扰动。于此，有两种共模箝制电路的版本。第一版本被称为一低压侧实施例，用以承受造成共模电位急速攀升的大扰动。第二版本被称为一高压侧实施例，用以承受造成共模电位急速下降的大扰动。结合使用此二版本可提供完整保护以防止共模电位以任一种方式急遽变化的大扰动。

图1为根据本公开一实施例的共模箝制装置的概要示意图。共模箝制装置100包含第一交流耦合电路101、第二交流耦合电路102、第一互补式联合控制迭接对110以及第二互补式联合控制迭接对120。第一交流耦合电路101用以根据偏压电压vb耦合差动信号vx的第一端电位vx+为第一耦合信号vc+。第二交流耦合电路102用以根据偏压电压vb耦合差动信号vx的第二端电位vx-为第二耦合信号vc-。第一互补式联合控制迭接对110用以根据第一耦合信号vc+和第二耦合信号vc-的联合控制将第一端电位vx+分流至直流节点vdc。第二互补式联合控制迭接对120用以根据第一耦合信号vc+和第二耦合信号vc-的联合控制将第二端电位vx-分流至直流节点vdc。第一互补式联合控制迭接对110包含并联连接的二个迭接电路111、112，而第二互补式联合控制迭接电路120包含并联连接的另二个迭接电路121、122。四个迭接电路111、112、121、122的每一者包含被标示为「vs」的源极脚位、被标示为「vd」的漏极脚位、被标示为「vg1」的第一栅极脚位以及被标示为「vg2」的第二栅极脚位，共四个脚位。

对于迭接电路111(或迭接电路112)，源极脚位vs连接至直流节点vdc，漏极脚位vd连接至第一端电位vx+，第一栅极脚位vg1连接至第二耦合信号vc-(或第一耦合信号vc+)，且第二栅极脚位vg2连接至第一耦合信号vc+(或第二耦合信号vc-)。对于迭接电路121(或迭接电路122)，源极脚位vs连接至直流节点vdc，漏极脚位vd连接至第二端电位vx-，第一栅极脚位vg1连接至第二耦合信号vc-(或第一耦合信号vc+)，且第二栅极脚位vg2连接至第一耦合信号vc+(或第二耦合信号vc-)。「联合控制」一词，对于四个迭接电路111、112、121、122中的每一者，是指第一栅极脚位vg1和第二栅极脚位vg2中的一者连接至第一耦合信号vc+，而另一者连接至第二耦合信号vc-。其中，第一耦合信号vc+耦合自第一端电位vx+，第二耦合信号vc-耦合自第二端电位vx-。对于迭接电路111(或迭接电路121)，第一栅极脚位vg1连接至第二耦合信号vc-，且第二栅极脚位vg2连接至第一耦合信号vc+。对于迭接电路112(或迭接电路122)，第一栅极脚位vg1连接至第一耦合信号vc+，且第二栅极脚位vg2连接至第二耦合信号vc-。因此，迭接电路111(或迭接电路121)和迭接电路112(或迭接电路122)同是配置于联合控制的拓墣，但在互补方法上有所不同。

图1中的共模箝制装置100可以低压侧实施例或高压侧实施例来实现。在低压侧实施例中，直流节点vdc是指接地节点vss，且四个迭接电路111、112、121、122皆是使用n型金氧半导体(nmos)晶体管构建而成。在高压侧实施例中，直流节点vdc是指电源节点vdd，且四个迭接电路111、112、121、122皆是使用p型金氧半导体(pmos)晶体管构建而成。

图2为交流耦合电路的示意图。参照图2，交流耦合电路200适合用以实施第一交流耦合电路101(或第二交流耦合电路102)。交流耦合电路200包含用以耦合第一端电位vx+(或第二端电位vx-)为第一耦合信号vc+(或第二耦合信号vc-)的电容c，以及用以耦合偏压电压vb为第一耦合信号vc+(或第二耦合信号vc-)的电阻r。在第一端电位vx+(或第二端电位vx-)静止的静态情况下，第一耦合信号vc+(或第二耦合信号vc-)为静止且相等于偏压电压vb。在第一端电位vx+(或第二端电位vx-)变化的动态情况下，第一耦合信号vc+(或第二耦合信号vc-)随着第一端电位vx+(或第二端电位vx-)相应变化。

图3a为迭接电路在低压侧的一实施例的概要示意图。参阅图3a，迭接电路311适合用以实现图1中共模箝制装置的四个迭接电路111、112、121、122中的任一者。迭接电路311包含第一n型金氧半导体晶体管mn1以及第二n型金氧半导体晶体管mn2。第一n型金氧半导体晶体管mn1的源极端、栅极端和漏极端分别连接至源极脚位vs、第一栅极脚位vg1和内部节点312。第二n型金氧半导体晶体管mn2的源极端、栅极端和漏极端分别连接至内部节点312、第二栅极脚位vg2和漏极脚位vd。迭接电路311只有在第一栅极脚位vg1的电压和第二栅极脚位vg2的电压足够高时可处于一高导通状态。反之，迭接电路311处在一低导通状态。

图3b为迭接电路在高压侧的一实施例的概要示意图。参阅图3b，迭接电路321适合用以实现图1中共模箝制装置的四个迭接电路111、112、121、122中的任一者。迭接电路321包含第一p型金氧半导体晶体管mp1以及第二p型金氧半导体晶体管mp2。第一p型金氧半导体晶体管mp1的源极端、栅极端和漏极端分别连接至源极脚位vs、第一栅极脚位vg1和内部节点322。第二p型金氧半导体晶体管mp2的源极端、栅极端和漏极端分别连接至内部节点322、第二栅极脚位vg2和漏极脚位vd。迭接电路321只有在第一栅极脚位vg1的电压和第二栅极脚位vg2的电压足够低时可处于一高导通状态。反之，迭接电路321处在一低导通状态。

复参阅图1。在一静态情况下，第一耦合信号vc+因第一交流耦合电路101相等于偏压电压vb，且第二耦合信号vc-因第二交流耦合电路102相等于偏压电压vb。在一低压侧(或高压侧)实施例中，偏压电压vb被设定，使得第一耦合信号vc+和第二耦合信号vc-足够低(或高)让迭接电路111、112、121、122中任一者在静态情况下处于一高导通状态。每一个迭接电路111、112、121、122是由二个n型(或p型)金氧半导体晶体管构成，第一耦合信号vc+与第二耦合信号vc-中的一者通过第一栅极脚位vg1控制二个n型(或p型)金氧半导体晶体管中的一者的栅极端，且第一耦合信号vc+与第二耦合信号vc-中的另一者通过第二栅极脚位vg2控制二个n型(或p型)金氧半导体晶体管中的另一者的栅极端。举例来说但不限于此，二个n型(或p型)金氧半导体晶体管可具有相同的阈值电压，且偏压电压vb被设定，使得偏压电压vb与直流节点vdc之间的差大致上等于阈值电压，而此举将使得四个迭接电路111、112、121、122在静态情况下是处于低导通状态。除非第一耦合信号vc+和第二耦合信号vc-响应于造成第一耦合信号vc+和第二耦合信号vc-急遽上升(或下降)的一共模扰动而在动态情况下急遽上升(或下降)，不然四个迭接电路111、112、121、122会因联合控制的拓墣而皆维持在低导通状态下。当此情况发生时，四个迭接电路111、112、121、122皆进入高导通状态以将第一端电位vx+和第二端电位vx-向下(或向上)拉至接地节点vss(或电源节点vdd)，从而抑制造成第一耦合信号vc+和第二耦合信号vc-急遽上升(或下降)的共模扰动。

举例来说，但不限于此，图2中的电阻r可为200千欧姆(kohm)，且电容c可为5皮法拉(pf)；图3a中的二n型金氧半导体晶体管mn1、mn2的通道宽/长可为100微米(μm)/250纳米(nm)，其阈值电压为600mv；图3b的二p型金氧半导体晶体管mp1、mp2的通道宽/长可为200微米(μm)/250纳米(nm)，其阈值电压为600mv；对于低压侧实施例，图1中的直流节点vdc可为0伏特(v)且偏压电压vb可为600毫伏特(mv)；以及对于高压侧实施例，图1中的直流节点vdc可为2.5伏特(v)且偏压电压vb可为1.9伏特(v)。使用上述参数设定，四个迭接电路111、112、121、122在静态情况下处于低导通状态。

图4为根据本公开另一实施例所绘示的共模箝制装置的示意图。参阅图4，共模箝制装置400包含第一交流耦合电路401、第二交流耦合电路402、第三交流耦合电路403、第四交流耦合电路404、第一互补式联合控制迭接对410以及第二互补式联合控制迭接对420。第一交流耦合电路401用以根据偏压电压vb1耦合差动信号vx的第一端电位vx+为第一耦合信号vc1+。第二交流耦合电路402用以根据偏压电压vb2耦合差动信号vx的第一端电位vx+为第二耦合信号vc2+。第三交流耦合电路403用以根据偏压电压vb1耦合差动信号vx的第二端电位vx-为第三耦合信号vc1-。第四交流耦合电路404用以根据偏压电压vb2耦合差动信号vx的第二端电位vx-为第四耦合信号vc2-。第一互补式联合控制迭接对410用以根据第一耦合信号vc1+、第二耦合信号vc2+、第三耦合信号vc1-和第四耦合信号vc2-的联合控制将第一端电位vx+耦合至直流节点vdc。第二互补式联合控制迭接对420用以根据第一耦合信号vc1+、第二耦合信号vc2+、第三耦合信号vc1-和第四耦合信号vc2-的联合控制将第二端电位vx-耦合至直流节点vdc。第一互补式联合控制迭接对410包含并联连接的二个迭接电路411、412，而第二互补式联合控制迭接对420包含并联连接的另二个迭接电路421、422。四个迭接电路411、412、421、422中的每一者具有四个脚位。此些脚位包含标示为「vs」的源极脚位、被标示为「vd」的漏极脚位、被标示为「vg1」的第一栅极脚位以及被标示为「vg2」的第二栅极脚位。对于迭接电路411(或迭接电路412)，源极脚位vs连接至直流节点vdc，漏极脚位vd连接至第一端电位vx+，第一栅极脚位vg1连接至第三耦合信号vc1-(或第一耦合信号vc1+)，且第二栅极脚位vg2连接至第二耦合信号vc2+(或第四耦合信号vc2-)。对于迭接电路421(或迭接电路422)，源极脚位vs连接至直流节点vdc，漏极脚位vd连接至第二端电位vx-，第一栅极脚位vg1连接至第三耦合信号vc1-(或第一耦合信号vc1+)，且第二栅极脚位vg2连接至第二耦合信号vc2+(或第四耦合信号vc2-)。「联合控制」一词，对于四个迭接电路411、412、421、422的每一者，是指第一栅极脚位vg1和第二栅极脚位vg2中的一者连接自第一端电位vx+耦合来的信号，而另一者连接自第二端电位vx-耦合来的信号。

对于迭接电路411(或迭接电路421)，第一栅极脚位vg1连接自第二端电位vx-耦合来的第三耦合信号vc1-，而第二栅极脚位vg2连接自第一端电位vx+耦合来的第二耦合信号vc2+。对于迭接电路412(或迭接电路422)，第一栅极脚位vg1连接自第一端电位vx+耦合来的第一耦合信号vc1+，而第二栅极脚位vg2连接自第二端电位vx-耦合来的第四耦合信号vc2-。因此，迭接电路411(或迭接电路421)和迭接电路412(或迭接电路422)同是配置于联合控制的拓墣，但在互补方法中上所不同。四个交流耦合电路401、402、403、404可以图2的交流耦合电路200(伴随适当改变的信号名称，例如，以偏压电压vb1或偏压电压vb2取代偏压电压vb，以第一耦合信号vc1+或第二耦合信号vc2+取代第一耦合信号vc+，以及以第三耦合信号vc1-或第四耦合信号vc2-取代第二耦合信号vc-)来实现。四个迭接电路411、412、421、422可以图3a中所示的迭接电路311在低压侧的一实施例来实现，或以图3b中所示的迭接电路321在高压侧的一实施例来实现。相较于图1所示的共模装置100，图4所示的共模箝制装置400，其由于使用两个单独的偏压电压vb1、vb2，四个迭接电路411、412、421、422在第一栅极脚位vg1的偏压电压可设置成不同于在第二栅极脚位vg2的偏压电压，因此具有更高的自由度可用于优化性能。然而，此优化的代价为需要较高的复杂度。举例来说，但不限于此：在低压侧实施例中，所有的晶体管均具有600毫伏特的阈值电压(thresholdvoltage)，直流节点vdc可为0伏特，偏压电压vb1可为600毫伏特，且偏压电压vb2可为700毫伏特；在高压侧实施例中，直流节点vdc可为2.5伏特，偏压电压vb1可为1.9伏特，且偏压电压vb2可为1.8伏特。使用上述参数设定，四个迭接电路411、412、421、422在静态情况下处于低导通状态，但因偏压电压vb2的设置，可使四个迭接电路411、412、421、422在动态变化的环境下的反应更快，更快进入导通状态。

图5为根据本公开一实施例所绘示的共模箝制方法的流程图500。参阅图5，共模箝制方法包含：接收差动信号的第一端电位与第二端电位(步骤510)、根据偏压电压耦合差动信号的第一端电位为第一耦合信号(步骤520)、根据偏压电压耦合差动信号的第二端电位为第二耦合信号(步骤530)、根据第一耦合信号与第二耦合信号的联合控制，并利用第一互补式联合控制迭接对，分流差动信号的第一端电位至直流节点(步骤540)，以及根据第一耦合信号与第二耦合信号的联合控制，并利用第二互补式联合控制迭接对分流差动信号的第二端电位至直流节点(步骤550)。

本公开的技术内容已以较佳实施例公开如上述，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的精神所做些许的变动与润饰，皆应涵盖于本公开的范畴内，因此本公开的保护范围当视所附的权利要求所界定者为准。