一种偏置电路、时钟电路、芯片及电子设备的制作方法

本发明涉及集成电路技术领域，特别是涉及一种偏置电路、时钟电路、芯片及电子设备。

背景技术：

时钟电路作为微处理器芯片中的重要一个模块，其性能优劣对微处理器芯片具有重要意义。

传统时钟电路采用rc时钟电路，rc时钟电路因其结构较为经典，在集成电路中被广泛应用。其中，偏置电路广泛用于rc时钟电路，偏置电路通过输出偏置电压，以协同rc时钟电路输出时钟信号。

发明人在实现本发明的过程中，发现传统时钟电路至少存在以下问题：由于偏置电路的各个分立元件容易受到芯片周围环境的温度影响，从而使rc时钟电路输出的时钟信号的精度不高。

技术实现要素：

本发明实施例的一个目的旨在提供一种偏置电路、时钟电路、芯片及电子设备，其解决了传统偏置电路未能够提高时钟电路输出的时钟信号的精度。

为解决上述技术问题，本发明实施例提供以下技术方案：

在第一方面，本发明实施例公开一种偏置电路，所述偏置电路包括：运放电路，包括同相输入端、反相输入端及运放输出端，所述同相输入端用于输入基准电压；第一电流源，用于提供第一电流；开关电路，包括开关输入端、开关输出端及开关控制端，所述运放输出端与所述开关控制端连接，所述反相输入端与所述开关输出端皆连接至第一节点，所述开关输入端与所述第一电流源连接；零温度系数电路，其连接至所述第一节点；补偿电路，其连接至所述第一节点，用于提供第二电流；流经所述零温度系数电路的第三电流等于所述第一电流与所述第二电流之和。

可选地，所述偏置电路还包括：分压电路，所述分压电路连接至所述第一节点，流经所述分压电路的第四电流等于所述第一电流与所述第二电流之和减去所述第三电流。

可选地，所述零温度系数电路包括第一电阻单元与第二电阻单元，所述第一电阻单元的一端连接至所述第一节点，所述第一电阻单元的另一端与所述第二电阻单元的一端连接，所述第二电阻单元的另一端接地，其中，所述第一电阻单元包括至少一个正温度系数电阻，所述第二电阻单元包括至少一个负温度系数电阻，或者，所述第一电阻单元包括至少一个负温度系数电阻，所述第二电阻单元包括至少一个正温度系数电阻。

可选地，所述补偿电路包括第三电阻单元，所述第三电阻单元的一端用于连接至外部电源，所述第三电阻单元的另一端连接至所述第一节点。

可选地，所述分压电路包括第四电阻单元与第五电阻单元，所述第四电阻单元的一端连接所述第一节点，所述第四电阻单元的另一端与所述第五电阻单元的一端连接，所述第五电阻单元的另一端接地。

可选地，所述第四电阻单元的阻值可调。

在第二方面，本发明实施例提供一种时钟电路，所述时钟电路包括：上述任一项的偏置电路；第一电容单元；第一比较器，其同相输入端与所述第一电容单元连接，反相输入端连接至所述偏置电路的第一节点；第二电容单元；第二比较器，其同相输入端与所述第二电容单元连接，反相输入端连接至所述偏置电路的第二节点；触发电路，包括第一触发输入端、第二触发输入端及触发输出端，所述第一触发输入端与所述第一比较器的输出端连接，所述第二触发输入端与所述第二比较器的输出端连接，所述触发输出端用于输出时钟信号。

可选地，所述触发电路包括触发器、第一反相器及第二反相器，所述触发器的输出端连接至所述第一反相器的输入端，所述第一反相器的输出端连接至所述第二反相器的输入端，所述第二反相器的输出端用于输出时钟信号。

可选地，所述第一电容单元包括第二电流源、第一开关、第二开关、第三反相器及第一电容，所述第二电流源连接至所述第一开关的输入端，所述第一开关的输出端连接至第二节点，所述第一开关的控制端连接至第三节点，所述第三节点分别与所述第一反相器的输入端和所述第三反相器的输入端连接，所述第二开关的输入端、第一电容的一端及所述第一比较器的同相输入端皆连接至所述第二节点，所述第二开关的控制端与所述第三反相器的输出端连接，所述第二开关的输出端连接至地端，所述第一电容的另一端接地。

可选地，所述第二电容单元包括第三电流源、第三开关、第四开关、第四反相器及第二电容，所述第三电流源连接至所述第三开关的输入端，所述第三开关的输出端连接至第四节点，所述第三开关的控制端连接至第五节点，所述第五节点分别与所述第二反相器的输入端和所述第四反相器的输入端连接，所述第四开关的输入端、第二电容的一端及所述第二比较器的同相输入端皆连接至所述第四节点，所述第四开关的控制端与所述第四反相器的输出端连接，所述第四开关的输出端连接至地端，所述第二电容的另一端接地。

在第三方面，本发明实施例提供一种芯片，所述芯片包括上述任一项的时钟电路。

在第四方面，本发明实施例提供一种电子设备，所述电子设备包括上述任一项的时钟电路。

在本发明各个实施例中，由于基准电压不变，并且零温度系数电路的总电阻未受到温度的影响而保持不变，因此，流经零温度系数电路的第三电流是不变的。因此，第一电流源提供的第一电流等于第三电流减去第二电流，相对于传统技术，显然，其能够降低计算偏差。并且，补偿电路能够提供第二电流，显然，通过补偿电路的补偿作用，其能够降低外部电源的电压波动或者开关本身的阻抗的干扰而对计算第一电流的影响。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本发明实施例提供一种时钟电路的原理框图；

图2是本发明实施例提供一种偏置电路的结构示意图；

图3是本发明另一实施例提供一种偏置电路的结构示意图；

图4是本发明实施例提供一种时钟电路的结构示意图；

图5是本发明实施例提供一种时钟电路的时序图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明实施例提供一种时钟电路。该时钟电路用于各类集成芯片，其能够输出具有一定时钟周期的时钟信号，例如，该时钟信号为具有占空比50％为高电平、占空比50％为低电平的方波信号。因此，一个时钟信号由两个1/2时钟周期所对应的电平组成。芯片在时钟信号的调控下，有条不紊地按照编写逻辑正常工作。该芯片可以为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)、单片机、arm(acornriscmachine)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。还有，该芯片还可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp核、或任何其它这种配置。

在一些实施例中，该芯片还可以与其它外围电路模块构成电子设备，从而使该电子设备完成一定的应用功能。

请参阅图1，图1是本发明实施例提供一种时钟电路的原理框图。如图1所示，该时钟电路10包括：偏置电路11、第一电容单元12、第一比较器13、第二电容单元14、第二比较器15以及触发电路16。

偏置电路11在第一节点11a提供基准电压vref，第一比较器13的同相输入端与第一电容单元12连接，第一比较器13的反相输入端连接至偏置电路11的第一节点11a，第二比较器15的同相输入端与第二电容单元14连接，第二比较器15的反相输入端连接至偏置电路11的第一节点11a。触发电路16包括第一触发输入端16a、第二触发输入端16b及触发输出端16c，第一触发输入端16a与第一比较器13的输出端连接，第二触发输入端16b与第二比较器15的输出端连接，触发输出端16c用于输出时钟信号clk_out。

第一电容单元12与第二电容单元14交替充电与放电。在时钟信号的第一个1/2的时钟周期内，第一电容单元12充电，第二电容单元14放电，触发电路16的触发输出端16c输出高电平信号。在时钟信号的第二个1/2的时钟周期内，当第一电容单元12放电，第二电容单元14充电时，触发电路16的触发输出端16c输出低电平信号。其中，触发电路16能够将第一电容单元12或第二电容单元14输出的电压信号的边缘毛刺处理干净，精确输出50％占空比的时钟信号。

请参阅图2，图2是本发明实施例提供一种偏置电路的结构示意图。如图2所示，该偏置电路11包括：运放电路111、第一电流源112、开关电路113、零温度系数电路114以及补偿电路115。

运放电路111包括同相输入端111a、反相输入端111b及运放输出端111c，运放电路111的同相输入端111a用于输入基准电压vref，第一电流源112用于提供第一电流ia。开关电路113包括开关输入端113a、开关输出端113b及开关控制端113c，运放输出端111c与开关控制端113c连接，反相输入端111b与开关输出端111c皆连接至第一节点11a，开关输入端113a与第一电流源112连接。零温度系数电路114的输入端端与补偿电路115的输出端皆连接至第一节点11a，零温度系数电路114的输出端接地，补偿电路115的输入端接至外部电源vdd。

其中，补偿电路115用于提供第二电流ib，其中，流经零温度系数电路114的第三电流ic等于第一电流ia与第二电流ib之和，亦即，第一电流ia＝ic-ib。

根据虚短虚断原理，运放电路111的同相输入端111a所处的电压等于反相输入端111b所处的电压，亦即，vref＝v1，其中，v1为第一节点11a对应的电压。

零温度系数电路通过正温度系数电阻的正补偿与负温度系数电阻的负补偿作用，当零温度系数电路114周围环境的温度升高或降低时，零温度系数电路114中正温度系数电阻正补偿与负温度系数电阻的负补偿同时作用，抵消因环境的温度变化而使零温度系数电路114的总电阻的变化量，从而使零温度系数电路114的总电阻不变，由于零温度系数电路114的总电阻不变，零温度系数电路114的两端电压等于v1(基准电压vref不变，因此v1不变)，并且零温度系数电路114的总电阻未受到温度的影响而保持不变，因此，第三电流ic不变。相对于传统技术，显然，其能够降低计算第一电流ia的偏差。并且，当外部电源vdd出现波动或者时钟电路内的开关的阻抗产生干扰时，由于补偿电路115能够提供第二电流ib，通过补偿电路115的补偿作用，在一定程度上，其能够降低外部电源vdd的电压波动或者开关本身的阻抗的干扰而对计算第一电流ia的影响。

在集成芯片设计领域中，由于受制于工艺平台及器件工具的限制，偏置电路为时钟电路的其它电路模块提供的电学参数未能够实现多样化的引入，并且未能够灵活通过调节偏置电路的电学参数而调节时钟电路的时钟频率。因此，在一些实施例中，如图3所示，偏置电路11还包括分压电路116，分压电路116的输入端连接至第一节点11a，分压电路116的输出端连接至地端。由于第一节点11a所处的电压v1不变，因此，流经分压电路116的第四电流id不变。因此，第四电流id等于第一电流ia与第二电流ib之和减去第三电流ic，亦即：id＝ia+ib-ic。

可以理解的是，该分压电路116的总电阻值是可以灵活配置的，从上式可知，当改变分压电路116的总电阻值时，便可以调节第一电流ia，因此，当第一电流ia被引入时钟电路的计算时，通过调节分压电路116的总电阻值，便可以调节时钟电路的时钟频率。

为了详细阐述本发明实施例，下面结合图4与图5详细阐述本发明实施例提供的时钟电路的工作原理。

如图4所示，零温度系数电路114包括第一电阻单元r1与第二电阻单元r2，第一电阻单元r1的一端连接至第一节点11a，第一电阻单元r1的另一端与第二电阻单元r2的一端连接，第二电阻单元r2的另一端接地，其中，第一电阻单元r1为正温度系数电阻，第二电阻单元r2为负温度系数电阻。在一些实施例中，第一电阻单元r1包括至少一个正温度系数电阻，第二电阻单元r2包括至少一个负温度系数电阻，或者，在另一些实施例中，第一电阻单元r1包括至少一个负温度系数电阻，第二电阻单元r2包括至少一个正温度系数电阻。

补偿电路115包括第三电阻单元r3，第三电阻单元r3的一端用于连接至外部电源vdd，第三电阻单元r3的另一端连接至第一节点11a。

分压电路116包括第四电阻单元r4与第五电阻单元r5，第四电阻单元r4的一端连接第一节点11a，第四电阻单元r4的另一端与第五电阻单元r5的一端连接，第五电阻单元r5的另一端接地。其中，第四电阻单元r4为阻值可调的电阻，在实际应用中，第四电阻单元r4可以当做具有多个电阻抽头的电阻集合，接入不同的电阻抽头，便可以引入不同电阻阻值。

在上述各个实施例中，第一电阻单元r1、第二电阻单元r2、第三电阻单元r3、第四电阻单元r4及第五电阻单元r5可以由若干单电阻串联组成的电阻集成，亦可以为单个电阻，本领域技术人员根据本发明实施例所训导的内容，皆可以对第一电阻单元r1、第二电阻单元r2、第三电阻单元r3、第四电阻单元r4及第五电阻单元r5配置合适阻值，以实现本发明实施例的目的，在此不赘述。

触发电路16包括触发器161、第一反相器op1及第二反相器op2，触发器161的输出端连接至第一反相器op1的输入端，第一反相器op1的输出端连接至第二反相器op2的输入端，第二反相器op2的输出端用于输出时钟信号clk_out。

第一电容单元12包括第二电流源121、第一开关s1、第二开关s2、第三反相器op3及第一电容c1，第二电流源121连接至第一开关s1的输入端，第一开关s1的输出端连接至第二节点11b，第一开关s1的控制端连接至第三节点11c，第三节点11c分别与第一反相器op1的输入端和第三反相器op3的输入端连接，第二开关s2的输入端、第一电容c1的一端及第一比较器13的同相输入端皆连接至第二节点11b，第二开关s2的控制端与第三反相器op3的输出端连接，第二开关s2的输出端连接至地端，第一电容c1的另一端接地。

第二电容单元14包括第三电流源141、第三开关s3、第四开关s4、第四反相器op4及第二电容c2，第三电流源141连接至第三开关s3的输入端，第三开关s3的输出端连接至第四节点11d，第三开关s3的控制端连接至第五节点11e，第五节点11e分别与第二反相器op2的输入端和第四反相器op4的输入端连接，第四开关s4的输入端、第二电容c2的一端及第二比较器15的同相输入端皆连接至第四节点11d，第四开关s4的控制端与第四反相器op4的输出端连接，第四开关s4的输出端连接至地端，第二电容c2的另一端接地。

其中，第一电流源112输出的第一电流ia为i,第二电流源121与第三电流源141输出的电流皆为mi，

时钟电路的工作原理如下：

请一并参阅图4与图5。偏置电路11在第一节点11a提供电压v1，与此同时，当clk_a为高电平，clk_b为低电平时，s1闭合，s2断开，s3闭合，s4断开。于是，第二电流源121为第一电容c1充电，第二电容c2放电，因此，第一电容c1的电压如图5所示的rampa逐步上升，第二电容c2的电压被偏置至地端。

当clk_a为低电平，clk_b为高电平。因此，s1断开，s2闭合，s3断开，s4闭合。于是，第一电容c1放电，第三电流源141为第二电容c2充电，因此，第二电容c2的电压如图5所示的rampb逐步上升，第一电容c1的电压被偏置至地端。

通过交替切换第一电容c1与第二电容c2的充放电，触发器161将第一比较器13与第二比较器15的输出进行处理，从而输出标准占空比为50％的时钟脉冲。

进一步的，时钟频率f的计算过程如下：

第一电流

根据公式cu＝qt，得知：mit＝cva，va＝k*vref。

其中，t为第一电容或第二电容的充电时间，c为第一电容或第二电容的电容值，va第一电容或第二电容的两端电压，k为分压系数。

因此，

则：时钟电路的时钟频率

因此，从时钟频率对应的公式前半部可知，由于r1与r2构成的总电阻不变，因此，该时钟电路的温度系数比较小。从该公式后半部可知，由于引入外部电压vdd，其与时钟频率成反比，其能够降低外部电源的电压波动或者开关本身的阻抗的干扰。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。