输入信号摆幅增强型信号传输电路的制作方法

本发明涉及一种用于电荷耦合流水线模数转换器的输入信号摆幅增强型电荷信号传输电路，属于集成电路技术领域。

技术背景

随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。

目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过逐级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷耦合流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷耦合流水线模数转换器采用电荷耦合信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。

在电荷耦合流水线模数转换器中，各级电荷耦合流水线子级电路由本级电荷传输控制开关、多个电荷物理存储节点、多个连接到电荷存储节点的电荷存储元件、多个比较器、多个受比较器输出结果控制的基准电荷选择电路在控制时钟的控制下构成。各级流水线子级电路的工作过程中，电荷的传输、加/减、比较量化等功能均围绕各子级的电荷物理存储节点进行。

由于流水线模数转换器的实现包括了大量的数字电路，而普通cmos工艺是实现这些大规模数字电路的最佳工艺。要借助数字信号处理技术来实现超高速和超高精度的电荷耦合流水线模数转换器，最核心的一个问题就是电荷信号的存储传输、比较量化以及加减运算等关键步骤在现有的普通cmos工艺条件下能够高效并精确地实现。因此，为借助大规模数字信号处理技术来实现高速度和高精度电荷耦合流水线模数转换器，必须提供一种适用于普通cmos工艺的高精度电荷信号传输电路。

对于高效信号传输技术的实现，现有的技术实现方式典型的有专利：us2007/0279507a1增强型信号传输电路，其典型电路结构如图1所示。电荷信号传输mosfet管s的栅极vg被连接到由mos管m1、m2和m3构成的运算放大器1的输出端。运算放大器1的输出端运算电荷传输之前，s处于关断状态，待传输电荷被存储在c1上。图2为该电路的工作电压波形示意图。t0时刻，ck1发生负阶越变化，ck1n发生正阶越变化，导致ni电压vni突变到一个低电位而no的电压vno突变到一个高电位，运算放大器1将会响应该变化并驱动mosfet管s栅极vg电压为高电平，使得s开始导通；由于电势差的缘故，ni上所存储电荷将会以电子形式向no转移，引起vni上升而vno下降，运算放大器1将同样会响应该变化并驱动mosfet管s栅极vg电压逐渐降低；t1时刻，当vni上升到电压vr时，vg电压逐渐降低到截止电压vth时，s重新关断，电荷传输过程结束，其中vr由共源共栅运算放大器的静态工作点确定。

对于图1所示信号传输电路，在低电压条件下面临的一个突出问题是它们能处理的输入模拟信号摆幅受限，无法达到通用adc对输入模拟信号差分摆幅的需求。如图2中所示，电荷传输和电压传输的一个最大区别是电荷传输结束时，mosfet管s的源和漏两端保持了一个压差vds，为保证电荷传输过程的安全可靠，mosfet管s的这个vds压差通常被设置在20％的vdd电源电压左右。在前期的1.8v电压条件下，ms的vds压差通常被设置在0.35～0.4v，这就明显降低了电荷域adc流水线子级电路能处理的输入模拟信号摆幅范围。

与图1所示信号传输电路的输入信号摆幅主要相关的信号节点为电荷传输管mosfet管s的栅、漏、源和衬底四端。由于在实际电路中电荷传输管mosfet管s的源端和漏端分别属于前后相连的两个子级电路，因此源端的电容是漏端电容的2ⁿ倍(n为源端所在流水线子级电路的位数)，导致电荷传输时漏端电压下降幅度是源端的2ⁿ倍，因此电路的有效信号摆幅主要表现为漏端电压下降幅度，即：va＝vck1n-vds-vr，va为漏端电压下降幅度，vck1n为电荷传输控制信号ck1n的高电平电压。在低电压条件下，vds所占用的20％vdd电压的压差没有优化空间；通过减小vr可以增加电路的信号摆幅，但是vr的最低电压受s端限制，而s的最低电压会受到信号‘地电平’电压的限制。因此，要增大信号摆幅，必须克服vr电压的信号‘地电平’。本发明中，为克服vr电压的信号‘地电平’限制，采用负电压降压的方式，通过将mosfet管s的衬底电压接负电压的方式降低s端电压的最低值，这样可以明显降低vr电压的下限，从而达到增加输入信号摆幅的目的。

技术实现要素：

本发明的目的是克服现有技术中存在的不足，提供一种输入信号摆幅增强型信号传输电路，具体是一种适用于普通cmos工艺的高精度电荷传输电路。

按照本发明提供的技术方案，其特征是：包括一个电荷传输mosfet管s、一个负电压传输mosfet管b、一个电压开关k、一个负电压产生电路、一个正负电压时钟产生电路、第一nmos管m1、第二nmos管m2、pmos管m3、第一电容c1和第二电容c2；

对应连接关系为：第一nmos管m1的栅端连接到电荷待传输节点ni，即电荷传输mosfet管s的源极；第一nmos管m1的源端和衬底连接到地电平，第一nmos管m1的漏端连接到第二nmos管m2的源端；第二nmos管m2的漏端连接到pmos管m3的漏端和电荷传输mosfet管s的栅端，第二nmos管m2的栅端连接到第一偏置电压，第二nmos管m2的衬底接地电平；pmos管m3的栅端连接到第二偏置电压，pmos管m3的源端和衬底连接到电源电压；电荷传输目标节点no，即电荷传输mosfet管s的漏极，通过第二电容c2接电荷传输控制信号ck1n；电荷待传输节点ni通过第一电容c1接电荷传输控制信号ck1；电荷传输mosfet管s的衬底连接到电压开关k的上端，电荷传输mosfet管s的衬底还连接到负电压传输mosfet管b的漏端；电压开关k的下端接地电平，其导通和关断受电荷传输控制信号ck1控制；负电压传输mosfet管b的衬底和源端连接到负电压产生电路的输出端，负电压传输mosfet管b的栅端连接到正负电压时钟产生电路的输出端；负电压产生电路的第一和第二输入端分别连接电荷传输控制信号ck1和电荷传输控制信号ck1n，正负电压时钟产生电路的第一和第二输入端分别连接电荷传输控制信号ck1和电荷传输控制信号ck1n。

所述输入信号摆幅增强型信号传输电路，其特征还在于其电荷传输目标节点no的最大信号摆幅遵循如下关系式：

v’a＝vck1n-vds；

其中，v’a电荷传输目标节点no的信号摆幅；vds为电荷传输结束时电荷传输mosfet管s的源和漏端的压差；vck1n为电荷传输控制信号ck1n的高电平电压。

所述输入信号摆幅增强型信号传输电路，其特征还在于：当其进行电荷传输时，所述负电压传输mosfet管b的栅极接高电平，负电压传输mosfet管b处于导通状态，所述电荷传输mosfet管s的衬底接负电压；当其电荷传输结束后，所述负电压传输mosfet管b的栅极接负电压，所述负电压传输mosfet管b处于关断状态，所述电荷传输mosfet管s的衬底接地电平；

其中，所述高电平为大于零电位的正电压；所述地电平为零电位；所述负电位为小于地电平的负电压。

本发明的优点是：本发明所提供的适用于普通cmos工艺的输入信号摆幅增强型信号传输电路，克服了现有信号传输电路中信号摆幅受限的问题，可以广泛应用于电荷耦合流水线模数转换器中各级电荷耦合子级流水电路中。

附图说明

图1为现有信号传输电路原理图；

图2为现有信号传输电路工作电压波形示意图；

图3为本发明输入信号摆幅增强型信号传输电路结构原理图；

图4为本发明输入信号摆幅增强型信号传输电路工作电压波形示意图；

图5为本发明所述负电压产生电路的一种实现电路图；

图6(a)为本发明所述正负电压时钟产生电路的一种实现电路原理图；

图6(b)为本发明所述正负电压时钟产生电路工作的电压波形图；

图7为本发明输入信号摆幅增强型信号传输电路在电荷耦合流水线模数转换器中的应用。

具体实施方式

下面结合附图和实例对本发明进行进一步详细的说明。

图3所示为本发明设计的采用负电压降压技术来提高输入信号摆幅的输入信号摆幅增强型信号传输电路结构原理图，其在图1所示信号传输电路中的mosfet管s的衬底增加了一个负电压产生电路和负电压传输电路。所述输入信号摆幅增强型信号传输电路包括一个电荷传输mosfet管s、一个负电压传输mosfet管b、一个电压开关k、一个负电压产生电路、一个正负电压时钟产生电路、第一nmos管m1、第二nmos管m2、pmos管m3、第一电容c1和第二电容c2。

所述输入信号摆幅增强型信号传输电路对应连接关系为：第一nmos管m1的栅端连接到电荷待传输节点ni，即电荷传输mosfet管s的源极；第一nmos管m1的源端和衬底连接到地电平，第一nmos管m1的漏端连接到第二nmos管m2的源端；第二nmos管m2的漏端连接到pmos管m3的漏端和电荷传输mosfet管s的栅端，第二nmos管m2的栅端连接到第一偏置电压，第二nmos管m2的衬底接地电平；pmos管m3的栅端连接到第二偏置电压，pmos管m3的源端和衬底连接到电源电压；电荷传输目标节点no，即电荷传输mosfet管s的漏极，通过第二电容c2接电荷传输控制信号ck1n；电荷待传输节点ni通过第一电容c1接电荷传输控制信号ck1；电荷传输mosfet管s的衬底连接到电压开关k的上端，电荷传输mosfet管s的衬底还连接到负电压传输mosfet管b的漏端；电压开关k的下端接地电平，其导通和关断受电荷传输控制信号ck1控制；负电压传输mosfet管b的衬底和源端连接到负电压产生电路的输出端，负电压传输mosfet管b的栅端连接到正负电压时钟产生电路的输出端；负电压产生电路的第一和第二输入端分别连接电荷传输控制信号ck1和电荷传输控制信号ck1n，正负电压时钟产生电路的第一和第二输入端分别连接电荷传输控制信号ck1和电荷传输控制信号ck1n。

上述电路通过用负电压产生电路控制mosfet管s的衬底电压的方式，降低s端电压的最低值，降低vr电压的下限，从而达到增加输入信号摆幅的目的。图4给出输入信号摆幅增强型信号传输电路的工作电压波形示意图，vr电压被降低为v’r，s端电压的最低值为负电压，保持vck1n电压和vds不变，可以看出信号传输电路的信号摆幅va增加了vr-v’r的差值电压。所述输入信号摆幅增强型信号传输电路的输出端信号摆幅为v’a＝vck1n-vds-v’r，而v’r的最低电压可以为地电平，所以所述输入信号摆幅增强型信号传输电路的输出端信号摆幅最大为v’a＝vck1n-vds，v’a电荷传输目标节点no的信号摆幅。

图5所示为一种可以用于本发明中为图3中电荷传输mosfet管s衬底提供负偏置电压的一种负电压产生电路的原理图。该电路采用类似的电容充放电和mos开关的导通和关断特性实现负电压输出，详细的电路工作原理可以参考美国专利us5831844，在此不再阐述。

本发明中负电压产生电路输出的负电压通过一个负电压传输mosfet管b来进行传输。当所述输入信号摆幅增强型信号传输电路开始进行电荷传输时，负电压传输mosfet管b的栅极接高电平，负电压传输mosfet管b处于导通状态，电荷传输mosfet管s的衬底接负电压；当所述输入信号摆幅增强型信号传输电路电荷传输结束后，负电压传输mosfet管b的栅极接负电压，负电压传输mosfet管b处于关断状态，电荷传输mosfet管s的衬底在电荷传输控制信号ck1控制下接地电平。

本发明采用正负电压时钟来控制负电压传输mosfet管b的信号传输，主要原因是在负电压传输mosfet管b的源端和衬底均为负电压时，要将负电压传输mosfet管b关断，必须使负电压传输mosfet管b的栅端和源端电压差小于其开启的阈值电压(vthb)。若采用普通电压时钟控制负电压传输mosfet管b的栅端，则会出现时钟低电平时，负电压传输mosfet管b的栅端和源端电压大于其开启的阈值电压(vthb)的状态，导致负电压传输mosfet管b不能关断。因此，负电压传输mosfet管b的栅端控制时钟必须采用正负电压时钟来进行控制。

本发明所述高电平为大于零电位的正电压；所述地电平为零电压；所述负电位为小于地电平的负电压。

图6(a)和图6(b)所示为一种可以用于本发明中为图3中的一种正负电压时钟产生电路的电路原理和工作电压波形图。图6(a)为所述正负电压时钟产生电路的电路原理，图6(b)为所述正负电压时钟产生电路工作时仿真得到的输入电荷传输控制信号ck1n和输出信号ck1nout的电压波形图。该电路采用类似的电容充放电和数字触发器电路的特性实现正负电压时钟输出，详细的电路工作原理可以参考中国专利zl201010175033.1(一种适用于标准cmos工艺的负电压有效传输电路)，其原理在此不再阐述。

图7为本发明在电荷耦合流水线adc中的应用。图中所示为电荷耦合流水线模数转换器中1.5位/级电荷耦合子级流水线电路具体实现和前后级电荷耦合子级流水线电路的具体连接关系。电荷耦合子级流水线电路由全差分的信号处理通道100p和100n构成，电荷耦合子级流水线电路包括2个本级电荷传输控制开关(101p和101n)、2个电荷存储节点(104p和104n)、2个连接到前级子级电路电荷存储节点的电荷存储电容(106p和106n)、6个连接到本级1.5位/级子级电路电荷存储节点的电荷存储电容(107p、107n、108p、108n)、2个比较器，2个受比较器输出结果控制的基准电荷选择电路，2个连接到本级电荷存储节点的下一级子级电路的电荷传输控制开关(102p和102n)，2个连接到下一级子级电路电荷存储节点的电荷存储电容(109p和109n)。上图中，前级子级电路电荷存储节点nip、前级子级电路的电荷存储电容106p、本级电荷传输控制开关101p、本级1.5位/级子级电路电荷存储节点104p构成一个本发明所述的输入信号摆幅增强型信号传输电路。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。