一种功率合成型的功率放大器及毫米波芯片的制作方法
本发明涉及射频技术领域，特别是涉及一种功率合成型的功率放大器及毫米波芯片。
背景技术：
随着无线通信技术的发展，射频前端产品的应用越来越广泛，其中就包括对输入的射频信号进行功率放大的功率放大器。现有技术中，采用较低成本的cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)工艺设计功率放大器，但是，cmos工艺设计的功率放大器中的晶体管的栅极厚度比较薄，导致电源电压较低，所以受限于低电源电压和高的衬底损耗，设计的功率放大器功率增益较小且击穿电压较低。为了达到较高的输出功率，功率合成技术被引入到功率放大器所在芯片的设计中，功率合成技术是将多路子功率放大器的输出功率合成，从而得到较大的总输出功率，从而在每路子功率放大器中的晶体管不被击穿的基础上增大输出功率。
目前，功率合成技术主要有变压器耦合技术及wilkinson功率合成技术。变压器耦合技术比较紧致，使得芯片面积小，但是端口之间会产生较大的耦合，导致电路性能下降；而wilkinson功率合成技术通过电阻实现端口隔离，但是，采用wilkinson功率合成技术合成两路子功率放大器时，需要用到两条传输线，其长度等于输入的射频信号的波长的四分之一，从而增大了芯片的面积，而且，较长的传输线增加了损耗，降低了功率的合成效率。
因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
技术实现要素：
本发明的目的是提供一种功率合成型的功率放大器及毫米波芯片，不仅可以实现端口隔离，提高电路的性能；而且，传输线的长度为六分之一的波长，从而减小了芯片的面积，减少了损耗，提高了功率的合成效率。
为解决上述技术问题，本发明提供了一种功率合成型的功率放大器，应用于毫米波芯片，包括直流电源、n路子功率放大器、输入端与n路所述子功率放大器的输出端一一对应连接的n个匹配电路、第一端与第i个匹配电路的输出端连接且第二端与第i+1个匹配电路的输出端连接的隔离电路及n条长度为六分之一波长的传输线；所述功率放大器的输入端包括n路所述子功率放大器的输入端，所述功率放大器的输出端与负载的第一端连接，所述负载的第二端接地，每路子功率放大器均包括晶体管、射频扼流圈，1≤i＜n，i、n均为整数，其中：
所述晶体管的栅极作为所属子功率放大器的输入端，所述晶体管的漏极与所述射频扼流圈的第一端连接，其公共端作为所属子功率放大器的输出端，所述晶体管的源极接地，所述射频扼流圈的第二端与所述直流电源的输出端连接，第i条传输线的第一端与第i个匹配电路的输出端连接，第i条传输线的第二端与第i+1条传输线的第二端连接，其公共端作为所述功率放大器的输出端。
优选地，所述传输线的输入阻抗的关系式为：
优选地，所述隔离电路包括串联的m个电阻及m个电容，其中，m为正整数。
优选地，所述电阻的个数和所述电容的个数均为两个。
优选地，所述隔离电路的结构对称。
优选地，所述隔离电路的等效阻抗的求取关系式为：
优选地，所述晶体管为pmos管。
为解决上述技术问题，本发明还提供了一种毫米波芯片，包括上述任一种功率合成型的功率放大器。
本发明提供了一种功率合成型的功率放大器，应用于毫米波芯片，包括直流电源、n路子功率放大器、输入端与n路子功率放大器的输出端一一对应连接的n个匹配电路、第一端与第i个匹配电路的输出端连接且第二端与第i+1个匹配电路的输出端连接的隔离电路及n条长度为六分之一波长的传输线；功率放大器的输入端包括n路子功率放大器的输入端，功率放大器的输出端与负载的第一端连接，负载的第二端接地，每路子功率放大器均包括晶体管、射频扼流圈，其中：晶体管的栅极作为所属子功率放大器的输入端，晶体管的漏极与射频扼流圈的第一端连接，其公共端作为所属子功率放大器的输出端，晶体管的源极接地，射频扼流圈的第二端与直流电源的输出端连接，第i条传输线的第一端与第i个匹配电路的输出端连接，第i条传输线的第二端与第i+1条传输线的第二端连接，其公共端作为功率放大器的输出端。
与现有技术中的功率放大器相比，本发明提供的功率放大器包括直流电源、n路子功率放大器、n个匹配电路、隔离电路及n条长度为六分之一波长的传输线。子功率放大器输入的射频信号经晶体管放大后从晶体管的漏端输出，由匹配电路将子功率放大器的输出阻抗匹配至最大输出功率所需的负载值，然后由隔离电路将传输线的输入端口隔离，最后通过传输线实现阻抗变换和功率的合成，向负载输出合成的功率。可见，本申请的功率放大器不仅可以实现端口隔离，提高电路的性能；而且，传输线的长度为六分之一的波长，从而减小了芯片的面积，减少了损耗，提高了功率的合成效率。
本发明还提供了一种毫米波芯片，与上述功率放大器具有相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种功率合成型的功率放大器的结构示意图；
图2为图1的一种具体实施例的结构示意图；
图3为图1所示的功率放大器的隔离电路的结构示意图；
图4为结合图3的功率放大器的功率合成示意图。
具体实施方式
本发明的核心是提供一种功率合成型的功率放大器及毫米波芯片，不仅可以实现端口隔离，提高电路的性能；而且，传输线的长度为六分之一的波长，从而减小了芯片的面积，减少了损耗，提高了功率的合成效率。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明提供的一种功率合成型的功率放大器的结构示意图。
该功率放大器应用于毫米波芯片，包括直流电源1、n路子功率放大器2、输入端与n路子功率放大器2的输出端一一对应连接的n个匹配电路3、第一端与第i个匹配电路3的输出端连接且第二端与第i+1个匹配电路3的输出端连接的隔离电路4及n条长度为六分之一波长的传输线5；功率放大器的输入端包括n路子功率放大器2的输入端，功率放大器的输出端与负载的第一端连接，负载的第二端接地，每路子功率放大器2均包括晶体管m、射频扼流圈l，1≤i＜n，i、n均为整数，其中：
晶体管m的栅极作为所属子功率放大器2的输入端，晶体管m的漏极与射频扼流圈l的第一端连接，其公共端作为所属子功率放大器2的输出端，晶体管m的源极接地，射频扼流圈l的第二端与直流电源1的输出端连接，第i条传输线5的第一端与第i个匹配电路3的输出端连接，第i条传输线5的第二端与第i+1条传输线5的第二端连接，其公共端作为功率放大器的输出端。
具体地，本申请提供的功率合成型的功率放大器是将多路子功率放大器2的功率进行合成，请参照图2，图2为图1的一种具体实施例的结构示意图。这里以两路子功率放大器2为例，对功率合成的过程及原理进行说明，多路子功率放大器2的功率合成参照两路子功率放大器2的功率合成即可。至于功率合成的子功率放大器2的个数，根据实际情况需要而定。
功率合成型的功率放大器包括直流电源1、两路子功率放大器2、功率合成电路及连接子功率放大器2和功率合成电路的两个匹配电路3。这里的两路子功率放大器2可以采用共源接法，由直流电源1同时为两路子功率放大器2供电。两路子功率放大器2对输入的射频信号进行放大，经过匹配电路3输入功率合成电路，功率合成电路将其输入的两路信号合成一路信号后输出。这里的匹配电路3用于为子功率放大器2提供最佳负载阻抗，也即将子功率放大器2的输出阻抗匹配至最大输出功率所需的负载值。
这里的子功率放大器2包括晶体管m及射频扼流圈l，这里的射频扼流圈l是一种大电感，由于其对直流通路，对高频交流开路，所以其用于隔离直流通路和射频(交流)通路，从而消除射频信号、直流电源1及地之间的耦合。由于本申请采用cmos工艺设计的功率放大器，所以这里的晶体管m采用mos管更为合适，起信号放大的作用。
这里的功率合成电路包括连接两个匹配电路3的输出端的隔离电路4及两条长度为六分之一波长的传输线5。隔离电路4用于隔离两条传输线5的输入端口，防止一条传输线5输入的信号影响到另一条传输线5输入的信号，即使其中一个端口不匹配，也不会影响到另一个端口的匹配性。
传输线5具有特征阻抗这一属性，其用于阻抗变换，特征阻抗与传输线5的尺寸，介质层厚度和介电常数相关。传输线5还用于将其输入的两路信号合成一路信号后输出，从而提高了功率放大器的输出功率。传输线5的长度选择六分之一波长，这里的波长是指该功率放大器工作频率下电磁波的长度，其计算公式为λ＝c/f，式中，λ为波长，c为光速，f为频率。
可见，功率合成电路不仅具有端口隔离的特性，而且能实现阻抗变换及两路信号的合成，其长度等于六分之一波长也减小了芯片的面积，降低了损耗，提高了功率的合成效率。
本发明提供了一种功率合成型的功率放大器，应用于毫米波芯片，包括直流电源、n路子功率放大器、输入端与n路子功率放大器的输出端一一对应连接的n个匹配电路、第一端与第i个匹配电路的输出端连接且第二端与第i+1个匹配电路的输出端连接的隔离电路及n条长度为六分之一波长的传输线；功率放大器的输入端包括n路子功率放大器的输入端，功率放大器的输出端与负载的第一端连接，负载的第二端接地，每路子功率放大器均包括晶体管、射频扼流圈，其中：晶体管的栅极作为所属子功率放大器的输入端，晶体管的漏极与射频扼流圈的第一端连接，其公共端作为所属子功率放大器的输出端，晶体管的源极接地，射频扼流圈的第二端与直流电源的输出端连接，第i条传输线的第一端与第i个匹配电路的输出端连接，第i条传输线的第二端与第i+1条传输线的第二端连接，其公共端作为功率放大器的输出端。
与现有技术中的功率放大器相比，本发明提供的功率放大器包括直流电源、n路子功率放大器、n个匹配电路、隔离电路及n条长度为六分之一波长的传输线。子功率放大器输入的射频信号经晶体管放大后从晶体管的漏端输出，由匹配电路将子功率放大器的输出阻抗匹配至最大输出功率所需的负载值，然后由隔离电路将传输线的输入端口隔离，最后通过传输线实现阻抗变换和功率的合成，向负载输出合成的功率。可见，本申请的功率放大器不仅可以实现端口隔离，提高电路的性能；而且，传输线的长度为六分之一的波长，从而减小了芯片的面积，减少了损耗，提高了功率的合成效率。
在上述实施例的基础上：
作为一种优选地实施例，传输线5的输入阻抗的关系式为：
具体地，传输线5的输入阻抗、特征阻抗及负载的阻抗之间的关系式为：
作为一种优选地实施例，隔离电路4包括串联的m个电阻及m个电容，其中，m为正整数。
具体地，本申请中的隔离电路4包括串联的电阻及电容，在现有技术仅通过电阻隔离的基础上，增加了电容隔离，提高了隔离的性能。至于电阻与电容的个数，本申请在此不做特别的限定。
作为一种优选地实施例，电阻的个数和电容的个数均为两个。
具体地，考虑到芯片的面积，隔离电路4可以选用两个电阻和两个电容，在减小芯片的面积的基础上，已经能够实现良好的隔离性能。
请参照图3，图3为图1所示的功率放大器的隔离电路的结构示意图。
作为一种优选地实施例，隔离电路4的结构对称。
具体地，如图3所示，隔离电路4的两个电阻包括第一电阻r1和第二电阻r2，两个电容包括第一电容c1和第二电容c2，第一电阻r1的第一端作为隔离电路4的第一端，第一电阻r1的第二端与第一电容c1的第一端连接，第一电容c1的第二端与第二电容c2的第一端连接，第二电容c2的第二端与第二电阻r2的第一端连接，第二电阻r2的第二端作为隔离电路4的第二端，具有此连接关系的隔离电路4的结构为对称结构。或者第一电容c1的第一端作为隔离电路4的第一端，第一电容c1的第二端与第一电阻r1的第一端连接，第一电阻r1的第二端与第二电阻r2的第一端连接，第二电阻r2的第二端与第二电容c2的第一端连接，第二电容c2的第二端作为隔离电路4的第二端，具有此连接关系的隔离电路4的结构也为对称结构，结构对称的隔离电路4进一步提高了隔离的性能。
作为一种优选地实施例，隔离电路4的等效阻抗的求取关系式为：
具体地，请参照图4，图4为结合图3的功率放大器的功率合成示意图。功率合成电路的两个输入信号可以分解为两部分，其中一部分为两个端口的输入信号相同，为偶模输入，另一部分两个输入端口的输入信号相反，为奇模输入。由于对称性，可以等效理解为第二端口p2有两倍的输入信号，第三端口p3没有输入信号。所以，当第二端口p2有输入信号激励时，第二端口p2的反射功率波的关系式为：
偶模和奇模下的反射系数可以利用传统的三端口网络模型来计算，关系式如下：
作为一种优选地实施例，晶体管m为pmos管。
具体地，这里的晶体管m可以采用pmos管，当然也可以采用其他类型的晶体管，本申请在此不做特别的限定。
本发明还提供了一种毫米波芯片，包括上述任一种功率合成型的功率放大器。
本发明提供的毫米波芯片的介绍请参考上述功率放大器的实施例，本发明在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
- 还没有人留言评论。精彩留言会获得点赞！