一种晶振电路的制作方法

本发明实施例涉及电子电路技术领域，尤其涉及一种晶振电路。

背景技术：

社会及科技发展至今，尤其伴随大数据的兴起，各行各业都处于数据量高速增长的阶段。数据量的增长除对存储容量、计算速度提出更高要求外，高速的数据传输也是一项关键要求。高速数据传输不但要求数据的精确性，对传输数据的主要功能模块的开启与关断速度，芯片的唤醒速度都有很高的要求，同时又不能增加过多功耗，芯片保持低功耗设计。高速数据处理电路需要高速参考时钟，参考时钟的精度及起振速度直接影响芯片的唤醒速度及精度。

参考时钟可由石英晶体产生，石英晶体可等效高品质电感电容串并联谐振腔，石英晶体配合包含放大器的晶振电路可以构成稳定度很好的时钟生成电路，一般叫做晶体振荡器。石英晶体必须依靠包含放大器的晶振电路来驱动，但是晶振电路设计不合理可能会使得晶振起振速度慢，功耗大，或者具有相位噪声的问题，从而影响了芯片的唤醒速度，增加了芯片唤醒的功耗，降低了芯片处理数据的精度。

技术实现要素：

本发明提供一种晶振电路，以解决现有晶振电路起振速度慢，相位噪声大的问题。

本发明实施例提供了一种晶振电路，包括：

晶振模块和加速起振模块，所述晶振模块包括第一电流源、第一电流镜和负阻器件；

所述第一电流镜的输入端与所述第一电流源电连接，输出端与所述负阻器件的第一连接端电连接，所述负阻器件的第二连接端接地，所述负阻器件的控制端和第一连接端分别与晶振的第一连接端和第二连接端电连接；

所述加速起振模块包括放大单元、开关单元以及峰值检测单元；

所述放大单元的控制端与所述第一电流源电连接，第一连接端与所述开关单元的第一连接端电连接，第二连接端与所述第一电平端电连接，用于对晶振的振荡信号进行放大；

所述开关单元的第二连接端与所述负阻器件的第一连接端电连接，控制端与所述峰值检测单元的输出端电连接；所述峰值检测单元的输入端与所述负阻器件的控制端电连接。

本发明实施例提供的晶振电路，在晶振模块的基础上，增加了加速起振模块，用于加快晶振的起振速度。所述晶振模块包括第一电流源、第一电流镜以及负阻器件，第一电流源的电流经过第一电流镜的放大，而后为负阻器件提供电流，负阻器件用于为晶振提供负阻，晶振的两端分别与负阻器件的控制端和第一连接端电连接；加速起振模块包括放大单元、开关单元以及峰值检测单元，放大单元控制端与第一电流源电连接，第一连接端与开关单元电连接，第二连接端接高电平，从而对第一电流源输出的电流进行进一步的放大，开关单元用于将所述放大单元接入晶振电路，为负阻器件提供更大的电流，加速晶振的起振，峰值检测单元用于检测晶振的振荡信号的峰值，并在峰值大于设定阈值时，控制开关单元断开放大单元与晶振电路的连接，当然，当峰值小于设定阈值时，控制开关单元又会控制放大单元对电流信号进行放大。本实施例中提供的晶振电路，能够在开始起振时，达到加速起振的目的，并且在晶振信号达到要求数值时，关闭放大单元，进入小电流模式，优化相位噪声，并能显著降低电路的非线性失真现象。

附图说明

图1是现有技术提供的一种晶振电路的结构示意图；

图2是本发明实施例提供的一种晶振电路的结构示意图；

图3是本发明实施例提供的峰值检测单元的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

现有的晶振电路如图1所示，图1是现有技术提供的一种晶振电路的结构示意图。参考图1，晶振电路包括第一电流源I_S1、第一电流源111和负阻器件112，第一电流源I_S1用于产生偏置电流，所述偏置电流经过第一电流源111(包括两个晶体管：第一晶体管M1和第二晶体管M2)之后，产生与所述偏置电流方向一致，电流值被放大的电流，被放大的电流流经负阻器件112，负阻器件112的控制端和第一连接端分别与晶振Y的两端电连接，可选的，负阻器件112包括限流电阻R和负阻管M0，负阻管M0的控制端与负阻器件112的控制端电连接，负阻管M0的第一连接端与负阻器件112的第一连接端电连接，负阻管M0的第二连接端与负阻器件112的第二连接端电连接，负阻管M0的控制端和第一连接端分别与限流电阻R的两端电连接。负阻器件112为晶振Y提供负阻，晶振Y内部存在正阻，负阻的目的是提供能量，而正阻能够消耗能量，当负阻器件112提供的负阻大于晶振Y的内阻时，晶振产生振荡。但是经过上述晶振电路振荡的外部晶振，起振速度较慢，影响芯片的唤醒速度，并且随着晶振的振荡，因为工艺等方面的问题，晶振的振荡信号可能会出现相位噪声，影响参考时钟的准确性，从而影响芯片的精度。

本发明实施例提供一种晶振电路，参考图2，图2是本发明实施例提供的一种晶振电路的结构示意图。晶振电路包括：晶振模块和加速起振模块；

其中，晶振模块包括第一电流源I_S1、第一电流镜111和负阻器件112；

第一电流镜111的输入端与第一电流源Y电连接，输出端与负阻器件112的第一连接端电连接，负阻器件112的第二连接端接地，负阻器件112的控制端和第一连接端分别与晶振Y的第一连接端和第二连接端电连接；

加速起振模块包括放大单元121、开关单元122以及峰值检测单元123；

放大单元121的控制端与第一电流源I_S1电连接，第一连接端与开关单元122的第一连接端电连接，第二连接端与第一电平端V1电连接，用于对晶振Y的振荡信号进行放大；开关单元122的第二连接端与负阻器件112的第一连接端电连接，控制端与峰值检测单元123的输出端电连接；峰值检测单元123的输入端与负阻器件112的控制端电连接。

本实施例所述的晶振电路在晶振模块的基础上，加入了加速起振模块，用于加速晶振Y的起振，并且在一定程度上减小晶振Y的振荡信号的噪声，分别从优化起振跨导设计与优化相位噪声两个不冲突的方向上对晶振电路进行完善，并能够降低电路的非线性失真现象。

晶振模块包括第一电流源I_S1、第一电流镜111和负阻器件112，第一电流镜111用于对第一电流源I_S1产生的偏置电流进行放大，而后供给负阻器件112，并且输入负阻器件112的电流越大，负阻器件112产生的负阻越大，晶振Y振荡幅度越大。

加速起振模块包括：放大单元121，用于将第一电流源I_S1进行放大，而后供给负阻器件112，使得负阻器件112具有更大的负阻，从而在晶振Y起振时，能够用时更短。

开关单元122，开关单元122相当于接入开关，用于连接或者断开放大单元121与负阻器件112的连接，即控制放大单元121是否产生大电流，进而控制负阻器件112的负阻的大小，从而控制晶振Y起振的速度或者振荡信号的幅值；

峰值检测单元123，峰值检测单元123的输入端与负阻器件112的控制端(即晶振Y的第一连接端)电连接，用于获取晶振Y的振荡信号，检测所述振荡信号是否大于设定阈值，若所述振荡信号大于设定阈值，通过峰值检测单元123的输出端输出控制信号控制开关单元122断开，则放大单元121不能输出电流至负阻器件112，若所述振荡信号小于设定阈值，通过峰值检测单元123的输出端输出控制信号控制开关单元122导通，放大单元121输出电流至负阻器件112。峰值检测单元123不仅能够使晶振Y快速启动，并且能够通过设定阈值控制晶振Y的振荡信号的大小，因为振荡信号过大时，信号相位差可能会增大，即相位噪声可能会变大，所以峰值检测单元123在一定程度上优化了相位噪声性能，并且设定阈值若为可调值，则用户可根据需要对晶振Y的振荡信号的幅值进行调节。

本发明实施例提供的晶振电路，在晶振模块的基础上，增加了加速起振模块，用于加快晶振的起振速度。所述晶振模块包括第一电流源、第一电流镜以及负阻器件，第一电流源的电流经过第一电流镜的放大，而后为负阻器件提供电流，负阻器件用于为晶振提供负阻，晶振的两端分别与负阻器件的控制端和第一连接端电连接；加速起振模块包括放大单元、开关单元以及峰值检测单元，放大单元控制端与第一电流源电连接，第一连接端与开关单元电连接，第二连接端接高电平，从而对第一电流源输出的电流进行进一步的放大，开关单元用于将所述放大单元接入晶振电路，为负阻器件提供更大的电流，加速晶振的起振，峰值检测单元用于检测晶振的振荡信号的峰值，并在峰值大于设定阈值时，控制开关单元断开放大单元与晶振电路的连接，当然，当峰值小于设定阈值时，控制开关单元又会控制放大单元对电流信号进行放大。本实施例中提供的晶振电路，能够在开始起振时，达到加速起振的目的，并且在晶振信号达到要求数值时，关闭放大单元，进入小电流模式，优化相位噪声，并能显著降低电路的非线性失真现象。

在上述实施例的基础上，可选的，参考图2，第一电流镜111包括通过控制端电连接的第一晶体管M1和第二晶体管M2，第一晶体管M1的控制端与第一电流镜111的输入端电连接；第一晶体管M1的第一连接端与第一电流镜111的输入端电连接，第二连接端与第一电平端V1电连接；第二晶体管M2的第一连接端与第一电流镜11的输出端电连接，第二连接端与第一电平端V1电连接。

第一电流镜111包括两个通过控制端电连接的第一晶体管M1和第二晶体管M2，并且第一晶体管M1的第一连接端与所述第一电流镜的输入端电连接，第二晶体管的第一连接端与所述第一电流镜的输出端电连接。第一电流源I_S1产生的偏置电流通过第一晶体管M1由电流信号转换为电压信号，通过第二晶体管M2将电压信号转换为电流信号，并通过设置第一晶体管M1和第二晶体管M2的参数对偏置电流进行放大。并且第一晶体管M1的控制端与第一电流镜111的输入端电连接，从而第一晶体管M1获取适当的栅源极电压能够导通，则放大单元121的控制端也与第一晶体管M1的控制端电连接，获取适当的栅源极电压，从而对偏置电流进行放大。电流镜实现能够实现等比例放大的功能，例如，将电流按照1:3的比例将电流进行放大。

可选的，放大单元121包括主放大管M3，主放大管M3的电流放大系数大于第二晶体管M2的电流放大系数。优选的，主放大管M3的电流放大系数远大于第二晶体管M2的电流放大系数。主放大管M3的作用同M2相同，都是对电流进行放大，为了使晶振Y能够加速起振，主放大管M3的尺寸可大于第二晶体管M2，甚至远大于第二晶体管M2，使得主放大管M3的放大作用大于第二晶体管M2。

可选的，第一晶体管M1、第二晶体管M2以及主放大管M3都为P型晶体管，其源极(第二连接端)接第一电平端V1。

可选的，参考图3，图3是本发明实施例提供的峰值检测单元的结构示意图，峰值检测单元123包括：偏置电压子单元124、第三晶体管P2、第二电流镜127、积分器125以及比较器126；

偏置电压子单元124与第三晶体管P2的控制端电连接，用于为第三晶体管P2提供偏置电压；第三晶体管P2的控制端还与晶振Y的第一连接端A(或者峰值检测单元123的输入端)电连接，第二连接端与第一电平端V1电连接，第一连接端与第二电流镜127的输入端电连接，用于将晶振Y的振荡信号由电压信号转换为电流信号；第二电流镜127的输出端与积分器125的输入端电连接，用于将电流信号进行放大；积分器125的输出端与比较器126的第一输入端电连接，用于将放大后的电流信号转换为电压信号；比较器126的第二输入端与设定阈值输出端C电连接，输出端与开关单元122的控制端B(或者峰值检测单元123的输出端)电连接，用于通过比较器126输出的输出电压控制开关单元122的打开和关闭。

参考图2和图3，第三晶体管P2的控制端通过峰值检测单元123的输入端与所述晶振Y的第一连接端A电连接，用于将晶振Y输出的振荡信号由交流电压信号转换为电流信号，通过第二电流镜127的N倍放大作用将电流信号进行放大，放大后的电流信号经过积分器125，转化为电压信号，而后将该电压信号通过比较器126的第一输入端输入比较器126，与输入比较器126的第二输入端的设定阈值进行比较。例如，若该电压信号大于设定阈值，则比较器126输出高电平，控制开关单元122关闭，则放大单元121不会向负阻器件112输送大电流，若该电压信号小于设定阈值，则比较器126输出低电平，控制开关单元122导通，则放大单元121将第一电流源I_S1产生的偏置电流进行放大，并向负阻器件112输送；反之，亦可实现，即若该电压信号大于设定阈值，则比较器126输出低电平，控制开关单元122关闭，则放大单元121不对偏置电流进行放大。

参考图3，峰值检测单元123还包括偏置电压子单元124，偏置电压子单元124用于为第三晶体管P2提供偏置电压，用于控制第三晶体管P2的导通或者关断。

可选的，第三晶体管P2工作在class B的工作模式。class B的工作模式指的是偏置电压的设定使得器件处于临界导通点的工作状态。此时因为第三晶体管P2处于临界导通的状态，所以没有多余的电流消耗，此时电流的交流有效值最大，第三晶体管P2工作在class B的工作模式能够减少对晶振Y的振荡信号在转化过程中的干扰因素。

可选的，偏置电压子单元124包括：第二电流源I_S2、第四晶体管P1以及第一电容C1；第二电流源I_S2的第一连接端接地，第二连接端分别与第四晶体管P1的第一连接端和控制端电连接；第四晶体管P1的第二连接端与第一电平端V1电连接，控制端通过第一电容C1接地，并通过第一电阻R1连接第三晶体管P2的控制端。第四晶体管P1将第二电流源I_S2输出的电流信号转换为电压信号，并作为第三晶体管P2的偏置电压。

可选的，第三晶体管P2的控制端通过第二电容C2与晶振Y的第一连接端A电连接。

可选的，积分器125包括：第五晶体管P3和第三电容C3；第五晶体管P3的控制端接地，第二连接端与第一电平端V1电连接，第一连接端通过第三电容C3接地；第五晶体管P3的第一连接端与积分器125的输入端电连接，并与积分器125的输出端电连接。积分器125通过输入端输入第二电流镜127放大N倍的电流信号并将该电流信号转换为电压信号，并通过输出端输出至比较器126。可选的，第五晶体管P3工作在深线性区，使得第五晶体管P3作为一个高阻值电阻，减少积分器125输出电压信号的可变参数，防止可变参数影响峰值检测单元123对晶振Y的振荡波形的电压幅值的检测。

可选的，第二电流镜127包括：通过控制端电连接的第六晶体管N1和第七晶体管N2；第六晶体管N1的第一连接端分别与第二电流镜127的输入端和第六晶体管N1的控制端电连接，第二连接端接地；第七晶体管N2的第一连接端与第二电流镜127的输出端电连接，第二连接端接地。可选的，第六晶体管N1和第七晶体管N2皆为N型晶体管，第二电流镜127同第一电流镜111作用相同，都是对电流信号进行放大，第二电流镜127用于将从第二电流镜127输入的电流信号放大N倍。

在上述实施例的基础上，以具体示例的形式描述峰值检测单元123的工作过程。设定晶振Y的振荡波形为ν＝ν_msinωt，第三晶体管P2的电子迁移速度为u_p，单位面积栅氧化层电容为C_ox，W/L为第三晶体管P2的宽长比，V_gs为第三晶体管P2栅源极电压，V_thp为第三晶体管P2的阈值电压，通过偏置电压子单元124控制第三晶体管P2工作在临界导通的class B的工作模式，则通过第三晶体管P2的电流i_p2可以表示为：

假设第二电流镜127的放大倍数为N，则通过N2的电流i_N2可以表示为：

从而平均电流可以表示为：

同时，若将积分器125中的第五晶体管P3设置为工作在深线性区，则第五晶体管P3可作为一个高阻值电阻，从而第五晶体管P3的电阻值R_p3可表示为：

值得注意的是，v_gs为第五晶体管P3的栅源极电压，与上述V_gs不同，V_gs指的是第三晶体管P2栅源极电压。同理，v_thp为第五晶体管P3的阈值电压，V_thp为第三晶体管P2的阈值电压，所以v_thp和V_thp也是不同的，并且l/w为第五晶体管P3的宽长比。

假设第一电平端V1输出的电压为v_dd，则因为第五晶体管P3的栅极接地，则本实施例中的v_gs＝v_dd，可以得到从积分器125的输出端输出的电压值为：

宽长比W/L和l/w都为常数，并且若W/L＝l/w，则最终从积分器125的输出端输出的电压值为：

由上述公式可知，最终积分器125输出电压仅仅与第二电流镜127的放大倍数N，第一电平端V1输出的电压v_dd，第五晶体管P3的阈值电压v_thp以及晶振Y的振荡波形的电压幅值v_m有关，大大减小了工艺相关性，本实施例中的峰值检测单元123与工艺及温度变化无关。若数值N、v_dd和v_thp为固定常数，则积分器125的输出电压仅与晶振Y的振荡波形的电压幅值v_m有关，可通过积分器125的输出电压值推测晶振Y的振荡波形的电压幅值v_m，从而使得峰值检测单元123根据积分器125的输出电压的大小，对晶振Y的振荡波形的电压幅值v_m进行调节。

具体的，通过比较器126将积分器125的输出电压与设定阈值进行比较，当输出电压大于设定阈值时，关断开关单元122，晶振Y处于小电流下维持震荡模式，当输出电压小于设定阈值时，维持开关单元122导通，负阻器件112继续保持较大的负阻状态，加速震荡。

可选的，参考图2，开关单元122包括：第八晶体管M4；第八晶体管M4的控制端与开关单元122的控制端电连接，第八晶体管M4的第一连接端与开关单元122的第一连接端电连接，第八晶体管M4的第二连接端与开关单元122的第二连接端电连接。

本实施例中，在整个晶振电路工作过程中，将放大单元121做成开关可控的，连接放大单元121的开关单元122受峰值检测单元123的控制，在初始起振时，峰值检测单元123检测到小的包络信号(晶振Y的振荡信号)，开关单元122导通，放大单元121产生大电流，使得晶振Y加速起振；当包络信号增大到用户所需数值，则开关单元122断开，放大单元121被关闭，晶振Y进入小电流振荡模式。因为晶振电路引入了开关可控的放大单元121，能分别从优化起振跨导设计与优化相位噪声两个不冲突的方向同时进行，并且能显著的降低电路的非线性失真现象，得到了可靠的振荡信号，所述振荡信号可作为芯片的参考时钟，快速起振的参考时钟能够增强芯片的唤醒速度，可控的参考时钟能够增强高速数据处理电路处理数据的精度。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。