1.一种上电复位电路，其特征在于，包括：
电压检测电路，用于接收外部电源的电压变化信号，对其进行阈值检测处理，输出检测信号；
延时电路，用于接收检测信号并根据所述检测信号生成重置信号；
时钟电路，用于产生时钟信号；
复位计时电路，用于接收所述重置信号和所述时钟信号，并根据所述重置信号和时钟信号生成上电复位信号；
其中，所述时钟电路还用于接收所述上电复位信号，并根据所述上电复位信号关闭或者开启；
当检测信号发生跳变时，所述外部电源的电压值为复位阈值电压。
2.根据权利要求1所述的上电复位电路，其特征在于，还包括：
电流偏置电路，用于接收外部电源，并产生提供给所述延时电路的第一偏置电流以及提供给所述时钟电路的第二偏置电流。
3.根据权利要求2所述的上电复位电路，其特征在于，所述电流偏置电路与所述电压检测电路共用第一支路。
4.根据权利要求3所述的上电复位电路，其特征在于，所述第一支路包括：
串联连接在外部电源和接地端之间的第一晶体管、第一电阻、第二电阻以及第三电阻；
所述第一晶体管的栅极与所述第一晶体管的漏极连接，源极与外部电源连接。
5.根据权利要求4所述的上电复位电路，其特征在于，所述电压检测电路还包括第二支路，其中，所述第二支路包括第二晶体管和第三晶体管；
所述第二晶体管和所述第三晶体管串联连接在外部电源和接地端之间；
所述第二晶体管的栅极与接地端连接，源极与外部电源连接；
所述第三晶体管的栅极与第一电阻和第二电阻之间的中间节点连接，源极与接地端连接；
其中，所述第二晶体管的漏极与所述第三晶体管的漏极相连，用于输出所述检测信号。
6.根据权利要求5所述的上电复位电路，其特征在于，所述第一支路向第二支路提供检测电压，所述第二支路形成单端比较器，其中，当所述检测电压大于参考电压时，第二支路输出的检测信号发生跳变。
7.根据权利要求6所述的上电复位电路，其特征在于，复位阈值电压随着参考电压以及第一电阻和第二电阻的阻值改变。
8.根据权利要求5所述的上电复位电路，其特征在于，所述电流偏置电路还包括第三支路，所述第三支路包括第四晶体管和第五晶体管；
其中，所述第四晶体管的栅极与所述第一晶体管的栅极连接，源极与外部电源连接，漏极输出第一偏置电流；
所述第五晶体管的栅极与所述第一晶体管的栅极连接，源极与外部电源连接，漏极输出第二偏置电流。
9.根据权利要求8所述的上电复位电路，其特征在于，所述第一支路还包括第六晶体管，与所述第三电阻并联连接；
所述第六晶体管的栅极接收所述检测信号，源极与接地端连接，漏极与第二电阻和第三电阻的中间节点连接。
10.根据权利要求8或9所述的上电复位电路，其特征在于，所述延时电路包括第七晶体管、第八晶体管、第一反相器和第二反相器；
其中，所述第七晶体管的栅极接收所述检测信号，源极与接地端连接，漏极接收所述第一偏置电流；
第八晶体管的栅极与所述第七晶体管的漏极连接，源极和漏极均与接地端连接；
第一反相器的输入端与第七晶体管的栅极连接，输出端与所述第二反相器的输入端连接；
第二反相器的输入端与所述第一反相器的输出端连接，输出端输出重置信号。
11.根据权利要求8所述的上电复位电路，其特征在于，所述时钟电路包括第九晶体管至第十三晶体管、第三反相器至第六反相器、第一与非门和第二与非门，
其中，所述第九晶体管的栅极接收所述上电复位信号，源极接收所述第二偏置电流，漏极与第十二晶体管的栅极连接；
第十晶体管的栅极接收所述上电复位信号，源极与接地端连接，漏极与所述第十二晶体管的栅极连接；
第十一晶体管的栅极与所述第一与非门的输出端连接，源极与接地端连接，漏极与所述第十二晶体管的栅极连接；
所述第十二晶体管的栅极与所述第九晶体管的漏极连接，源极和漏极均与接地端连接；
所述第三反相器至第五反相器依次串联连接在所述第一与非门的输出端与所述第二与非门的第一输入端之间；
所述第十三晶体管的栅极与第四反相器的输出端连接，源极和漏极均与接地端连接；
所述第六反相器的输入端与所述第十二晶体管的栅极连接，输出端与所述第一与非门的第一输入端连接；
所述第一与非门的第一输入端与所述第六反相器的输出端连接，第二输入端与所述第二与非门的输出端连接，输出端输出所述时钟信号；
所述第二与非门的第一输入端与所述第五反相器的输出端连接，第二输入端与所述第一与非门的输出端连接，输出端与所述第一与非门的第二输入端连接。
12.根据权利要求11所述的上电复位电路，其特征在于，所述复位计时电路包括计数器和第七反相器，
其中，所述计数器的第一输入端接收所述重置信号，第二输入端接收所述时钟信号，输出端与所述第七反相器的输入端连接；
所述第七反相器的输出端输出所述上电复位信号。
13.一种上电复位芯片，其特征在于，包括如权利要求1-12任一项所述的上电复位电路，所述上电复位芯片的版图面积为0.005mm2～0.02mm2。