一种低相位噪声短波跳频频率合成器的制作方法

本实用新型属于短波无线电通信设备技术领域，特别涉及一种低相位噪声短波跳频频率合成器，适用于所有短波跳频频率合成器具有频率转换时间小于2ms和极低相位噪声指标。

背景技术：

短波跳频频率合成器的最重要的两个技术指标是频率转换时间和相位噪声，频率转换时间一般小于2ms就能够满足跳频要求，目前通过小数分频或DDS与单一锁相环相结合方式都能够实现，相位噪声对短波电台的通话质量有非常大的影响；理论上，相位噪声越低，电台本振与天线下来的信号混频出的无用噪声就越小，电台通话质量越好。

短波跳频频率合成器输出频率一般小于150MHz，短波跳频频率合成器目前的设计方法一般是通过锁相环直接输出的；由于短波跳频频率合成器还有一个10Hz的频率分辨率的指标要求，一般使用小数分频或直接数字式频率合成器DDS与单一锁相环结合实现10Hz的频率分辨率，在完全兼顾频率转换时间和10Hz的频率分辨率后，最终锁相环直接输出的本振信号相位噪声一般在带内-90dBc/Hz，偏离20kHz处-125dBc/Hz就是比较好的指标；因此，不进行方案上大的改动，要想大幅提高相位噪声极其困难。

技术实现要素：

针对上述现有技术存在的问题，本实用新型的目的在于提出一种低相位噪声短波跳频频率合成器，该种低相位噪声短波跳频频率合成器通过单环小数分频的方法，使锁相环输出的频率为实际短波本振频率的2ⁿ倍，然后通过÷2ⁿ分频的方法得到所需要的本振频率信号；并且锁相环的压控振荡器采用宽带低相位噪声压控振荡器，鉴相频率设计为几MHz，以保证频率转换时间指标的实现，小数分频保证在所设定的鉴相频率条件下，实现本振频率信号10Hz的频率分辨率，通过该方法，带内相位噪声大幅提高30多dB,带外相位噪声提高20多dB。该方法设计的短波跳频频率合成器应用于短波跳频电台会使电台的倒易混频指标大幅改善，电台由于本振带来的噪声大幅减少，提高电台的通话质量。

采用÷2ⁿ分频主要原因是输出分频器的输出波形占空比相等，反映在频谱上，输出频谱没有产生新的杂波分量，其它分频比输出波形占空比可能不相等，反映在频谱上，输出频谱可能会产生新的杂波分量。

为达到上述技术目的，本实用新型采用如下技术方案予以实现。

一种低相位噪声短波跳频频率合成器，包括：参考分频器、鉴相器、环路滤波器、低噪声压控振荡器、程序分频器、输出分频器和低噪放大器；其中鉴相器包含第一输入端、第二输入端和第一输出端，低噪声压控振荡器包含控制输入端、第二输出端和第三输出端；

所述参考分频器输出端电连接鉴相器第一输入端，鉴相器第一输出端电连接环路滤波器输入端，环路滤波器输出端电连接低噪声压控振荡器控制输入端，低噪声压控振荡器的第二输出端和第三输出端分别电连接输出分频器输入端和程序分频器输入端，程序分频器输出端电连接鉴相器第二输入端；

所述参考分频器用于获取输入频率f_R，并对所述输入频率f_R进行R分频处理，得到参考分频器输出频率f_r，然后将所述参考分频器输出频率f_r发送至鉴相器；

所述低噪声压控振荡器通电后产生振荡频率f_t，将所述振荡频率f_t发送至程序分频器；

所述程序分频器用于接收低噪声压控振荡器发送过来的振荡频率f_t，对所述振荡频率f_t进行N分频，分频后得到程序分频器输出频率f_v，然后将所述程序分频器输出频率f_v发送至鉴相器；

所述鉴相器用于接收参考分频器发送过来的参考分频器输出频率f_r和程序分频器发送过来的程序分频器输出频率f_v，将参考分频器输出频率f_r和所述程序分频器输出频率f_v在鉴相器中进行相位比较，并得到相位差，然后将所述相位差转换为直流控制电压后发送至环路滤波器；

所述环路滤波器用于接收鉴相器发送过来的直流控制电压，并对所述直流控制电压进行环路滤波，得到环路滤波后的控制电压，将所述环路滤波后的控制电压发送至低噪声压控振荡器；

所述低噪声压控振荡器用于接收环路滤波器发送过来的环路滤波后的控制电压，所述环路滤波后的控制电压控制低噪声压控振荡器输出频率信号f_vco，然后将所述频率信号f_vco发送至输出分频器；其中，所述振荡频率f_t与所述频率信号f_vco取值相等；

所述输出分频器用于接收低噪声压控振荡器发送过来的频率信号f_vco，并对所述频率信号f_vco进行2ⁿ分频处理，得到2ⁿ分频处理后的本振频率信号，将所述2ⁿ分频处理后的本振频率信号发送至低噪声放大器；

所述低噪声放大器用于接收输出分频器发送过来的2ⁿ分频处理后的本振频率信号，并对所述2ⁿ分频处理后的本振频率信号进行低噪声放大处理，将低噪声放大处理后的结果作为本振输出频率f_o；其中，上标n为设定整数。

本实用新型的特点和进一步改进之处在于：

1、设置所述程序分频器为小数分频器，所述小数分频器用于接收低噪声压控振荡器发送过来的振荡频率f_t，对所述振荡频率f_t进行N.FFFFFF分频，分频后得到程序分频器输出频率f_v，然后将所述程序分频器输出频率f_v发送至鉴相器；其中，N.FFFFFF表示小数分频器的分频比，F表示小数位。

2、所述参考分频器外接直接数字式频率合成器和晶体振荡器，直接数字式频率合成器输出端电连接参考分频器输入端，晶体振荡器输出端电连接直接数字式频率合成器输入端，晶体振荡器用于向直接数字式频率合成器提供外部基准频率f_q，直接数字式频率合成器对外部基准频率f_q进行M倍倍频，然后分频，将分频后的频率作为参考分频器的输入频率f_R。

3、所述参考分频器外接晶体振荡器，晶体振荡器用于向参考分频器提供外部基准频率，将所述参考分频器外部基准频率作为参考分频器的输入频率f_R。

本实用新型的有益效果：

本实用新型采用DDS外插锁相环或小数分频锁相环产生2ⁿ倍的短波跳频频率合成器本振频率输出信号，然后通过输出分频器对该输出信号÷2ⁿ，实现所需要的短波跳频频率合成器本振频率，大幅度降低了短波跳频频率合成器的相位噪声，同时满足了短波跳频频率合成器10Hz的频率分辨率要求和频率转换时间要求，具有普遍适用性；另外本实用新型已经在某短波跳频电台上得到成功应用，提高了电台的灵敏度和倒易混频指标。

附图说明

下面结合附图和具体实施方式对本实用新型作进一步详细说明。

图1为传统直接数字式频率合成器内插锁相环频率合成器原理框图；

图2为传统直接数字式频率合成器外插锁相环频率合成器原理框图；

图3为本实用新型接数字式频率合成器外插锁相环低相位噪声频率合成器原理框图；

图4为本实用新型小数分频锁相环低相位噪声频率合成器原理框图。

具体实施方式

短波跳频频率合成器输出频率一般小于150MHz，频段小于30MHz，频率转换时间一般小于2ms，输出的本振信号相位噪声一般在带内-90dBc/Hz，偏离20kHz处-125dBc/Hz就是比较好的指标。

近年来，随着DDS技术和小数分频技术的发展，短波跳频频率合成器的传统线路设计方案一般分为两种：采用DDS内插单一锁相环和采用DDS外插单一锁相环。

小数分频方案在短波跳频频率合成器方案中不太采用，主要原因是短波跳频频率合成器本振输出频率较低，输出频率分辨率要求为10Hz,但为满足频率转换时间要求，鉴相频率一般较高(如：500kHz)，小数分频一般实现不了10Hz的频率分辨率要求。

DDS内插单一锁相环的线路框图如图1所示，由于DDS输出的频率分辨率很高，锁相环内插DDS后可以在鉴相频率较高的情况下实现10Hz的频率分辨率要求，压控振荡器采用低噪声压控振荡器，本振直接从低噪声压控振荡器输出。

DDS外插单一锁相环的线路框图如图2所示，同样由于DDS输出的频率分辨率很高，锁相环外插DDS后可以在鉴相频率较高的情况下实现10Hz的频率分辨率要求，压控振荡器采用低噪声压控振荡器，本振直接从低噪声压控振荡器输出。

以上两种传统短波跳频频率合成器设计方案，本振输出的相位噪声指标远远比本实用新型的短波跳频频率合成器设计方案本振输出的相位噪声高。

本实用新型的主要方法是将锁相环输出的频率设计为2ⁿ倍的短波跳频频率合成器本振频率，然后在锁相环输出端加输出分频器，输出分频器的作用是对低噪声压控振荡器的输出频率f_VCO÷2ⁿ得到本振频率；在本实用新型中短波跳频频率合成器的频率转换时间由锁相环保证，输出分频器不影响频率转换时间，由于短波跳频频率合成器本振频率是通过在锁相环输出端加输出分频器后得到的，因此锁相环不管采用小数分频方案还是DDS外插方案都能够实现10Hz的频率分辨率要求，由于短波电台对本振信号的相位噪声要求较高，传统线路设计方案需要在相位噪声和频率转换时间方面综合考虑进行环路参数设计，往往在设计中为了在满足频率转换时间前提下实现带外相位噪声的快速下降，导致带内相位噪声有一个凸起，本实用新型因为输出分频器会大幅降低相位噪声，尤其是100kHz以内的相位噪声，因此通过合理设定环路带宽在满足所有技术指标要求的条件下消除传统线路设计方案上带内相位噪声的凸起。

本实用新型的一种低相位噪声短波跳频频率合成器，包括：参考分频器、鉴相器、环路滤波器、低噪声压控振荡器、程序分频器、输出分频器和低噪放大器；其中鉴相器包含第一输入端、第二输入端和第一输出端，低噪声压控振荡器包含控制输入端、第二输出端和第三输出端。

所述参考分频器输出端电连接鉴相器第一输入端，鉴相器第一输出端电连接环路滤波器输入端，环路滤波器输出端电连接低噪声压控振荡器控制输入端，低噪声压控振荡器的第二输出端和第三输出端分别电连接输出分频器输入端和程序分频器输入端，程序分频器输出端电连接鉴相器第二输入端。

所述参考分频器用于获取输入频率f_R，并对所述输入频率f_R进行R倍分频处理，得到参考分频器输出频率f_r，f_r＝f_R÷R，然后将所述参考分频器输出频率f_r发送至鉴相器。

所述低噪声压控振荡器通电后产生振荡频率f_t，将所述振荡频率f_t发送至程序分频器。

所述程序分频器用于接收低噪声压控振荡器发送过来的振荡频率f_t，对所述振荡频率f_t进行N分频，分频后得到程序分频器输出频率f_v，f_v＝f_t÷N，然后将所述程序分频器输出频率f_v发送至鉴相器。

所述鉴相器用于接收参考分频器发送过来的参考分频器输出频率f_r和程序分频器发送过来的程序分频器输出频率f_v，将参考分频器输出频率f_r和所述程序分频器输出频率f_v在鉴相器中进行相位比较，并得到相位差，然后将所述相位差转换为直流控制电压后发送至环路滤波器。

所述环路滤波器用于接收鉴相器发送过来的直流控制电压，并对所述直流控制电压进行环路滤波，得到环路滤波后的控制电压，将所述环路滤波后的控制电压发送至低噪声压控振荡器。

所述低噪声压控振荡器用于接收环路滤波器发送过来的环路滤波后的控制电压，所述环路滤波后的控制电压控制低噪声压控振荡器输出频率信号f_vco，然后将所述频率信号f_vco发送至输出分频器。

所述输出分频器用于接收低噪声压控振荡器发送过来的频率信号f_vco，并对所述频率信号f_vco进行2ⁿ分频处理，得到2ⁿ分频处理后的本振频率信号，将所述2ⁿ分频处理后的本振频率信号发送至低噪声放大器；其中，所述振荡频率f_t与所述频率信号f_vco取值相等。

所述低噪声放大器用于接收输出分频器发送过来的2ⁿ分频处理后的本振频率信号，并对所述2ⁿ分频处理后的本振频率信号进行低噪声放大处理，将低噪声放大处理后的结果作为本振输出频率f_o；其中，上标n为设定整数。

设置所述程序分频器为小数分频器，所述小数分频器用于接收低噪声压控振荡器发送过来的振荡频率f_t，对所述振荡频率f_t进行N.FFFFFF分频，分频后得到程序分频器输出频率f_v，f_v＝f_t÷N.FFFFFF，然后将所述程序分频器输出频率f_v发送至鉴相器；其中，N.FFFFFF表示小数分频器的分频比，F表示小数位。

所述参考分频器外接直接数字式频率合成器和晶体振荡器，直接数字式频率合成器输出端电连接参考分频器输入端，晶体振荡器输出端电连接直接数字式频率合成器输入端，晶体振荡器用于向直接数字式频率合成器提供外部基准频率f_q，直接数字式频率合成器对外部基准频率f_q进行M倍倍频，然后分频，将分频后的频率作为参考分频器的输入频率f_R。

所述参考分频器外接晶体振荡器，晶体振荡器用于向参考分频器提供外部基准频率，将所述参考分频器外部基准频率作为参考分频器的输入频率f_R。

具体地，所述振荡频率f_t与所述频率信号f_vco取值相等；本实用新型低相位噪声短波跳频频率合成器根据锁相环的形式不同可分为两种方案：DDS外插锁相环低相位噪声频率合成器和小数分频锁相环低相位噪声频率合成器。

DDS内插锁相环方案由于锁相环输出频率很高，超过了目前市面上所有DDS器件的上限工作频率，所以一般不采用。

DDS外插锁相环低相位噪声频率合成器原理框图如图3所示，在该设计方案中，锁相环鉴相频率一般较高(如10MHz左右),这样频率转换时间指标就很容易达到，频率关系如下：

f_o＝(N*(Mf_q*Δ/2³²)/R)/2ⁿ

其中，Δ表示直接数字式频率合成器的相位步长，M表示直接数字式频率合成器内部时钟倍频器的倍数，2ⁿ表示输出分频器的分频比，N表示程序分频器的分频比，R表示参考分频器的分频比，f_q表示外部基准频率。

由于DDS的Δ越小，输出信号的频谱质量越好，本方案中DDS输出作为鉴相频率，要求较高，而外部基准频率一般不会太高(如采用温补晶体振荡器时一般小于50MHz)，因此在DDS内部采用M倍频器将外部基准频率进行倍频后作为DDS工作时钟；M选择的原则是保证倍频后的频率不超过DDS上限工作频率的前提下使M最大。

实际设计中是根据f_o、f_R、M、R、n和程序分频器输出频率f_r计算N和Δ(具体计算方法见实施方案举例)，f_o、f_R、M、R、n和程序分频器输出频率f_r是提前设定好的；当环路锁定后，参考分频器输出频率f_r和程序分频器输出频率f_v取值相等，也等于鉴相频率。

小数分频锁相环低相位噪声频率合成器原理框图如图4所示，在该设计方案中，锁相环鉴相频率一般也较高(如10MHz左右),这样频率转换时间指标就很容易达到，频率关系如下：

f_o＝(N.FFFFFF*(f_R/R))/2ⁿ

其中，N.FFFFFF表示小数分频器的分频比，2ⁿ表示输出分频器的分频比，N表示程序分频器的分频比，R表示参考分频器的分频比，f_R表示参考分频器的输入频率。

对于具体的锁相环芯片：

N.FFFFFF＝INT+(FRAC/MOD)，即N＝INT,0.FFFFFF＝FRAC/MOD。

实际设计中是根据f_o、f_R、R、n和参考分频器输出频率f_r计算INT和FRAC(具体计算方法见实施方案举例),f_o、f_R、R、n和参考分频器输出频率f_r是提前设定好的。

本实用新型实施方式举例是用小数分频锁相环低噪声频率合成器产生低相位噪声的本振信号，频率范围为72.0550MHz～100.4549MHz，频率分辨率为10Hz，频率转换时间小于2ms，@20kHz以内相位噪声达到130dBc/Hz。

具体实施中外部基准频率采用19.2MHz温补晶体振荡器产生，鉴相频率采用9.6MHz，即R为2，锁相环芯片采用ADF4157,采用该芯片的原因主要是小数分频位数较多，能够实现短波10Hz的频率分辨率，压控振荡器采用2.2GHz～3.3GHz宽带低噪声压控振荡器，低噪声压控振荡器输出采用2⁵输出分频器，该输出分频器由两片电路实现，一片为HMC432，另一片为HMC394,HMC432用在前级÷2,其输出频率降为1.1GHz～1.65GHz，正好满足HMC394的工作频率，HMC394设置为÷16，两级加一块正好÷32，HMC394输出幅度为4dBm，后面加一级低噪声放大器PAS4-5043+,将输出幅度放大到10dBm以上。

频率关系计算如下：

f_o＝(N.FFFFFF*(f_R/R))/2ⁿ

＝[INT+(FRAC/MOD)]*(f_R/R)/2ⁿ

＝[INT+(FRAC/2²⁵)]*(19.2/2)/2⁵

＝[INT+(FRAC/2²⁵)]*0.3

如需要输出77.455MHz频率时，INT＝258，FRAC＝6151646，这样只要把INT和FRAC数据送到ADF4157相应寄存器就会得到77.455MHz的低本振输出频率。

本实用新型方案的最小频率分辨率，根据该方案的频率关系计算公式，小数部分FRAC变换1个单位时对应的本振输出频率f_o变换即为频率分辨率，即：

[0+(1/2²⁵)]*0.3＝0.0089*10^-6MHz＝0.0089Hz

即频率分辨率为0.0089Hz，远远可以满足短波跳频频率合成器10Hz的频率分辨率要求。

该方案由于锁相环鉴相频率高，环路滤波器设置限制较小，频率转换时间很容易达到2ms的要求。

相位噪声方面，本实用新型通过单环小数分频的方法，使锁相环输出的频率为实际短波本振频率的2ⁿ倍，然后通过÷2ⁿ分频的方法得到所需要的本振频率信号；由于理论上本振信号每经过2分频，相位噪声应该降低6dB，实际上本振信号每经过2分频，100kHz以内相位噪声降低较多，接近5dB，100kHz以外相位噪声降低量逐渐减少。在本实用新型中，通过该方法，带内相位噪声大幅降低30多dB,带外相位噪声降低20多dB。

该方法设计的短波跳频频率合成器应用于短波跳频电台会使电台的倒易混频指标大幅改善，电台由于本振带来的噪声大幅减少，电台的通话质量得到提高。