1.一种基于ADC的开机确定性延时系统，其特征在于，包括：参考时钟源(1)、目标信号输入端口、功分器(2)、频率综合器(3)、模拟开关(4)、ADC(5)、缓存器(6)、相参同步地址发生器(7)、出厂校准存储器(8)、延时数值计算模块(9)、延时补偿模块(10)；所述参考时钟源(1)与所述功分器(2)连接，所述功分器(2)与所述频率综合器(3)和所述模拟开关(4)连接，所述频率综合器(3)与所述ADC(5)和所述相参同步地址发生器(7)连接，所述模拟开关(4)与所述目标信号输入端口和所述ADC(5)连接，所述ADC(5)与所述缓存器(6)连接，所述缓存器(6)与所述出厂校准存储器(8)、所述延时数值计算模块(9)和所述延时补偿模块(10)连接，所述相参同步地址发生器(7)与所述出厂校准存储器(8)连接，所述出厂校准存储器(8)与所述延时数值计算模块(9)连接，所述延时数值计算模块(9)与所述延时补偿模块(10)连接。
2.根据权利要求1所述的一种基于ADC的开机确定性延时系统，其特征在于，所述系统的工作阶段包括：准备阶段、出厂阶段、开机校准阶段和工作阶段；
所述准备阶段产生倍频时钟、延时校准参考信号和参考时钟源相位同步的存储器读写地址的信息；
所述出厂阶段一次性获取并存储延时校准参数；
所述开机校准阶段对数据链路的延时进行校准；
所述工作阶段根据校准的结果调整数据链路的延时。
3.根据权利要求1所述的一种基于ADC的开机确定性延时系统，其特征在于，所述频率综合器(3)输出2路M倍频的模拟参考时钟信号和1路1倍频的模拟参考时钟信号，其中，1路M倍频的模拟参考时钟信号作为所述ADC(5)的采样时钟(b)并将信号传输给所述ADC(5)，另1路M倍频的模拟参考时钟信号和1路1倍频的模拟参考时钟信号作为系统时钟(c)和基准参考时钟(e)并将2路信号传输给所述相参同步地址发生器(7)。
4.根据权利要求1所述的一种基于ADC的开机确定性延时系统，其特征在于，所述缓存器(6)将所述ADC(5)所采集的数据(g)在采样时钟域与系统时钟域之间进行切换，所述缓存器(6)写入侧时钟为所述ADC(5)的数据随路时钟(h)，读出侧时钟为系统时钟(c)。
5.根据权利要求2所述的一种基于ADC的开机确定性延时系统，其特征在于，所述模拟开关(4)在出厂阶段和开机校准阶段将所述功分器(2)输出的信号选择作为所述ADC(5)输入信号，在工作阶段将所述目标信号输入端口输出的信号选择作为所述ADC(5)输入信号。
6.根据权利要求1所述的一种基于ADC的开机确定性延时系统，其特征在于，所述延时数值计算模块(9)包括第一寄存器(9-1)、第二寄存器(9-2)、第一误差均方值计算模块(9-3)、第二误差均方值计算模块(9-4)、第三误差均方值计算模块(9-5)和延时数值判决模块(9-6)；所述缓存器(6)与所述第一寄存器(9-1)和所述第一误差均方值计算模块(9-3)连接，所述出厂校准存储器(8)与所述第一误差均方值计算模块(9-3)、所述第二误差均方值计算模块(9-4)和所述第三误差均方值计算模块(9-5)连接，所述第一寄存器(9-1)与所述第二误差均方值计算模块(9-4)和所述第二寄存器(9-2)连接，所述第二寄存器(9-2)与所述第三误差均方值计算模块(9-5)连接，所述第一误差均方值计算模块(9-3)、所述第二误差均方值计算模块(9-4)和第三误差均方值计算模块(9-5)都与所述延时数值判决模块(9-6)连接。
7.根据权利要求1所述的一种基于ADC的开机确定性延时系统，其特征在于，所述延时补偿模块(10)包括第四寄存器(10-1)、第五寄存器(10-2)和数据选择器(10-3)，所述第四寄存器(10-1)与所述第五寄存器(10-2)和所述数据选择器(10-3)连接，所述第五寄存器(10-2)与所述数据选择器(10-3)连接。
8.根据权利要求1所述的一种基于ADC的开机确定性延时系统，其特征在于，所述出厂校准存储器(8)、所述延时数值计算模块(9)和所述延时补偿模块(10)中各自采用的延时周期数是基于每次开机时数据通过所述缓存器(6)进行时钟域转换时具有一个周期的延时不确定性的特点确定的。
9.一种采用权利要求1至8任一项所述的一种基于ADC的开机确定性延时方法，其特征在于，系统的工作阶段包括：准备阶段、出厂阶段、开机校准阶段和工作阶段；系统的工作方法包括如下步骤：
S1.准备阶段：
S1.1.将频率为K的参考时钟源(1)所产生的模拟参考时钟信号(a)通过功分器(2)功分为两路模拟正弦信号；
S1.2.将步骤S1.1中所产生的第一路模拟正弦信号通过频率综合器(3)后，输出M倍倍频模拟正弦信号作为ADC(5)的采样时钟(b)、系统时钟(c)，和1倍倍频模拟正弦信号作为频率为K的基准参考时钟(e)；将第二路模拟正弦信号输入模拟开关(4)作为延时校准参考信号(d)；
S1.3.将步骤S1.2所产生的频率为K的基准参考时钟(e)同步到系统时钟域作为计数器同步控制信号，以基准参考时钟(e)的任意一个上升沿作为计数器起始时刻，使用系统时钟产生周期为M、每周期从0计数到M-1、步进为1的循环计数器，以该循环计数器值(i)作为出厂校准存储器(8)的读写地址；
S2.进入出厂阶段：
使用模拟开关(4)选择将步骤S1.2中所产生的延时校准参考信号(d)输入ADC(5)进行采集，并将采集的数据(g)输入缓存器(6)进行时钟域转换，使数据从采样时钟域转换到系统时钟域；将连续的M个缓存器输出的数据(p)经过一个时钟周期的延时后一次性存入出厂校准存储器(8)中作为延时校准参数(q)，参数写入出厂校准存储器(8)时以步骤S1.3中循环计数器值(i)为写地址；
S3.进入开机校准阶段：
S3.1.每次重新开机后使用模拟开关(4)仍选择将步骤S1.2中产生的延时校准参考信号(d)输入ADC(5)进行采集，并将采集的数据(g)输入缓存器(6)进行时钟域转换，使数据从采样时钟域转换到系统时钟域；
S3.2.将缓存器(6)输出的数据(p)分为三路，其中，每个时钟周期从出厂校准存储器(8)中读取延时校准参数时以步骤S1.3中循环计数器值(i)为读地址；延时数值计算模块(9)计算延时索引值N并根据计算出的数据给出延时索引值N，即0,1,2；延时补偿模块(10)根据延时索引值N对缓存器(6)输出的数据进行延时补偿，输出确定性延时的数据；
S4.进入工作阶段：
S4.1.使用模拟开关(4)选择将目标信号输入端口输出的目标信号(f)输入ADC(5)进行采集，并将采集的数据(g)输入缓存器(6)进行时钟域转换，使数据从采样时钟域转换到系统时钟域；
S4.2.根据步骤S3.3中确定的延时索引值N将缓存器(6)输出的数据(p)延时N个系统时钟周期后输出数据(k)。
10.根据权利要求6所述的一种基于ADC的开机确定性延时方法，其特征在于，所述延时数值计算模块的工作过程包括：
将缓存器(6)输出的数据(p)经过0个时钟周期延时、经过寄存器(9-1)的1个时钟周期延时和经过寄存器(9-1)和(9-2)的2个时钟周期延时；
通过误差均方值计算模块(9-3)、误差均方值计算模块(9-4)和误差均方值计算模块(9-5)分别计算出0个周期延时、一个周期延时和两个周期延时与延时校准参数(q)之间的误差均方值；
通过延时数值判决模块(9-6)根据这三个误差均方值中的最小值给出延时索引值N，即0,1,2,3，同时通知模拟开关(4)将ADC(5)的输入信号切换为目标信号输入端口输入的目标信号(f)。