本发明属于集成电路领域，尤其是一种动态偏置电流优化的运算放大器。
背景技术
如图1的应用于模拟信号处理的全差分开关电容反向积分器为例所示，其最常规的基本电路构架是采用两相位方波控制cmos开关+积分器，第一个相位的脉冲方波是采样时间，第二个相位的脉冲方波是放大或积分时间。这样在一个周期的时间内实现了信号的采样+积分/放大。其中：
101为差分信号源，
102,112,103,113,202,212,203,和213为正向脉冲开启的cmos开关管，
104和204为差分信号采样电容,cin,105和205为差分积分电容,cint，
106为一全差分运算放大器，
107为非交叠脉冲发生器，发出两个互为反相的开关的控制信号,ф1和ф2。
按照开关电容的工作原理，输出电压实现了对输入电压的反向积分，其中n为脉冲周期数，假设为一个周期内积分完全达到平衡，则
如图2中所示，进一步观察每一个脉冲周期内，第一个半周期(ф1)为采样时间；第二个半周期(ф2)为积分时间。运算放大器对积分电容105和205充电，因此需要经过固定电流的摆动(slew)过程和线性趋稳过程(linearsettle)两个阶段。从差分输出电压和充电电流与时间的曲线，可以看出输出摆动阶段需要运放的输出电流较大，而在积分的线性趋稳时间段需要的电流是逐步变小。输出电压vout的估算公式分别为：
在摆动时间，vout(t)＝itail×cint×t,(1)
如图3中常用的共源共栅全差分运放，itail为运放的尾电流(即最大输出电流)，t是时间。如果vout在时间t1完成了摆动，进入线性趋稳阶段，则
vout(t)＝vout(t1)+(vout(n)-vout(t1))×e-t/τ,(2)
其中vout(n)为积分器在第n个脉冲settle完成，达到完全电荷平衡的输出电压。而趋稳的时间常数为，
τ＝cint/gm(gm：差分运放对管的跨导)。(3)
因为vout(t1)在完成摆动后已经接近于vout(n)，而且根据公式(2)可以推算出在趋稳时间段的对积分电容105和205的充电电流是呈负指数迅速变小的，因此在趋稳时段输出电流比摆动时段要小的多。
开关电容的积分器在ф1是呈保持状态，至于运放是否有充电动作取决于积分器系统的设计。1)如果在ф1运放需要对下一级的开关电容充电，则输出电压电流曲线仍然有摆动和线性趋稳时间段的区别；2)如果ф1运放不需要对下一级充电，则运放只需很小的偏置电流用于保持输出电压稳定即可,如图2。实际上在整个积分过程，只有输出摆动时段对运放偏置电流要求较大需求。目前常规的开关电容积分器(或采样，放大器等)运放的偏置电流设计为固定值，虽然满足了充电摆动时段对偏置电流最大的需求，但是功耗没有得到优化处理。
技术实现要素：
本发明所解决的技术问题在于提供一种动态偏置电流优化的运算放大器，通过增加很少的cmos器件和简单的电路改进，大幅减少开关电容系统中运算放大器的平均电流，使得整个开关电容系统的功耗下降，满足了有低功耗要求或电池供电的数据采集和模拟信号处理集成电路的需求，尤其是在物联网传感器的信号采集方面有广泛的适应范围。
实现本发明目的的技术解决方案为：
一种动态偏置电流优化的运算放大器，包括输入对管、尾偏置电流源、尾偏置电流源控制开关、不关断尾电流源、共源共栅pmos对管、一对pmos电流源、一对pmos电流源控制开关、一对不关断pmos电流源、共源共栅nmos对管、一对nmos电流源、一对nmos电流源控制开关、一对不关断nmos电流源、第一偏置电压源vb1、第二偏置电压源vb2、共模反馈模块和脉冲源；
其中输入对管的输入端作为运算放大器的两电压输入端，尾偏置电流源与尾偏置电流源控制开关串联后接在正电极与输入对管的源极之间，不关断尾电流源接在正电极与输入对管的源极之间，输入对管的漏极分别连接共源共栅nmos对管的源极；
一对pmos电流源分别与一对pmos电流源控制开关串联后分别接在正电极与共源共栅pmos对管的源极之间，一对不关断pmos电流源分别接在正电极与共源共栅pmos对管的源极之间，共源共栅pmos对管的输入端连接第一偏置电压源vb1；
一对nmos电流源分别与一对nmos电流源控制开关串联后分别接在负电极与共源共栅nmos对管的源极之间，一对不关断nmos电流源分别接在负电极与共源共栅nmos对管的源极之间，共源共栅nmos对管的输入端连接第二偏置电压源vb2；
共源共栅pmos对管的漏极与共源共栅nmos对管的漏极分别连接并作为运算放大器的两电压输出端；共模反馈模块的一端与负电极连接，另一端与运算放大器的两电压输出端均连接；
脉冲源与尾偏置电流源控制开关、pmos电流源控制开关、nmos电流源控制开关均连接。
进一步的，本发明的动态偏置电流优化的运算放大器，尾偏置电流源的电流为itail，不关断尾电流源的电流为δitail，且满足δitail＝itail/3。
进一步的，本发明的动态偏置电流优化的运算放大器，pmos电流源的电流为ib1，不关断pmos电流源的电流为δib1，且满足δib1＝ib1/3。
进一步的，本发明的动态偏置电流优化的运算放大器，nmos电流源的电流为ib2，不关断nmos电流源的电流为δib2，且满足δib2＝ib2/3。
进一步的，本发明的动态偏置电流优化的运算放大器，在积分半周期φ2中，控制尾偏置电流源控制开关、pmos电流源控制开关、nmos电流源控制开关的脉冲信号φ3的闭合时间tb2大于积分大电流摆动时间，用于保证运算放大器从电容摆动充电时段进入电流衰减的线性趋稳时段，tb2为积分半周期φ2的1/4。
进一步的，本发明的动态偏置电流优化的运算放大器，在采样保持半周期φ1中，控制尾偏置电流源控制开关、pmos电流源控制开关、nmos电流源控制开关的脉冲信号φ3的闭合时间tb1大于采样大电流摆动时间，用于保证输出电压在闭合时间tb1结束后进入线性趋稳阶段，tb1为采样保持半周期φ1的1/4。
本发明采用以上技术方案与现有技术相比，具有以下技术效果：
1、本发明通过增加很少的cmos器件和简单的电路改进，大幅减少开关电容系统中运算放大器的平均电流，使得整个开关电容系统的功耗下降。
2、本发明的运算放大器的偏置电流根据电容充电的需要和时段被动态切换，在一个周期的平均电流被大大减少。同通过减少输出级偏置电流，提高了在充电结束时运放的增益因而减少了dc输出误差。
3、本发明在趋稳时段的小偏置电流，运放的增益会得到提升，降低了输出电压的误差。
附图说明
图1是经典的全差分开关电容反向积分器的电路图；
图2是经典的全差分开关电容反向积分电路的输出电压电流波形图；
图3是常规的共源共栅全差分运算放大器的电路图；
图4是本发明的动态偏置电流优化的运算放大器的电路图；
图5是本发明的动态偏置电流优化的运算放大器没有充电需求时的输出电压电流波形图；
图6是本发明的动态偏置电流优化的运算放大器有充电需求时的输出电压电流波形图；
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
一种动态偏置电流优化的运算放大器，如图4、图5、图6所示，包括输入对管301、尾偏置电流源303、尾偏置电流源控制开关313、不关断尾电流源302、共源共栅pmos对管309、一对pmos电流源305、一对pmos电流源控制开关315、一对不关断pmos电流源304、共源共栅nmos对管306、一对nmos电流源308、一对nmos电流源控制开关318、一对不关断nmos电流源307、第一偏置电压源vb1、第二偏置电压源vb2、共模反馈模块和脉冲源；其中输入对管301的输入端作为运算放大器的两电压输入端，尾偏置电流源303与尾偏置电流源控制开关313串联后接在正电极与输入对管301的源极之间，不关断尾电流源302接在正电极与输入对管301的源极之间，输入对管301的漏极分别连接共源共栅nmos对管306的源极；一对pmos电流源305分别与一对pmos电流源控制开关315串联后分别接在正电极与共源共栅pmos对管309的源极之间，一对不关断pmos电流源304分别接在正电极与共源共栅pmos对管309的源极之间，共源共栅pmos对管309的输入端连接第一偏置电压源vb1；一对nmos电流源308分别与一对nmos电流源控制开关318串联后分别接在负电极与共源共栅nmos对管306的源极之间，一对不关断nmos电流源307分别接在负电极与共源共栅nmos对管306的源极之间，共源共栅nmos对管306的输入端连接第二偏置电压源vb2；共源共栅pmos对管309的漏极与共源共栅nmos对管306的漏极分别连接并作为运算放大器的两电压输出端；共模反馈模块的一端与负电极连接，另一端与运算放大器的两电压输出端均连接；脉冲源与尾偏置电流源控制开关313、pmos电流源控制开关315、nmos电流源控制开关318均连接。
另外，尾偏置电流源303的电流为itail，不关断尾电流源302的电流为δitail，且满足δitail比itail小得多，本实施例中采用δitail＝itail/3。pmos电流源305的电流为ib1，不关断pmos电流源304的电流为δib1，且满足δib1比ib1小得多，本实施例中采用δib1＝ib1/3。nmos电流源308的电流为ib2，不关断nmos电流源307的电流为δib2，且满足δib2比ib2小得多，本实施例中采用δib2＝ib2/3。
在积分半周期φ2中，控制尾偏置电流源控制开关313、pmos电流源控制开关315、nmos电流源控制开关318的脉冲信号φ3的闭合时间tb2大于积分大电流摆动时间，用于保证运算放大器从电容摆动充电时段进入电流衰减的线性趋稳时段，tb2为积分半周期φ2的1/4。
在采样保持半周期φ1中，控制尾偏置电流源控制开关313、pmos电流源控制开关315、nmos电流源控制开关318的脉冲信号φ3的闭合时间tb1大于采样大电流摆动时间，用于保证输出电压在闭合时间tb1结束后进入线性趋稳阶段，tb1为采样保持半周期φ1的1/4。
开关电容的整个周期分为两个互不交叠的半周期，采样保持半周和积分半周。本发明将开关电容系统对电容的充电过程分为两个时段：电容摆动充电时段和线性趋稳(settle)时段。电容充电时段运算放大器的电流较大，可以很快对积分电容(或保持电容，放大电容)充电至线性趋稳阶段。然后切换到趋稳时段，同时将运放的偏置电流明显减低。因为该时段内开关电容的输出电压接近最终稳定输出值，因此不需要大偏置电流为电容充电。在采样半周内如果运放只是处于保持状态，偏置电流仍保持为与趋稳时段一样的小电流；如果也需要对后面的电容充电，则偏置电流在摆动时段需要增加电流，再在线性趋稳段降下来。
运放在开关电容整个工作周期最终内只有在摆动充电时间段为常规偏置电流，而大部分时间为低功耗小电流。同时由于在趋稳时段的小偏置电流，运放的增益会得到提升，降低了输出电压的误差。
通过以上所述的动态偏置电流优化的运算放大器，在一个周期的平均偏置电流得到明显降低。图5中，假设tb2为积分半周期φ2的1/4，平均尾电流为:
同理pmos和nmos的电流源对的偏置电流也可以得到相同比例的降低。
图6中，如果在采样保持的半周期也需要充电，tb1也是半周期的1/4，平均尾电流的估算为：
可见按照需求通过动态调节运放的偏置电流，在没有降低性能的前提下，降低平均偏置电流是非常明显的。
动态调节偏置电流还有一个好处是运放在线性趋稳时段因为输出级偏置电流δib1和δib2较小，提高了输出阻抗，dc增益也会相应提高，这有助于减少积分器的dc误差，提高精度。
需要强调的是，因为开关电容积分器的输出电压通常有较高的精度要求，故注意以下两点：
1)有两个原因ф3闭合的时间应该比充电摆动时间长。第一是为了确保切换到线性趋稳时段后电流在负指数衰减阶段；第二考虑到断开itail后，对管的最大偏置电流大幅度减小到δitail后，实际上进入线性趋稳的时间比不断开时明显推迟(可由公式(2)推导出)，所以设计仿真中注意观察实际的电流转换点。
2)对管的偏置电流减小到δitail后，根据公式
本发明通过增加很少的cmos器件和简单的电路改进，大幅减少开关电容系统中运算放大器的平均电流，使得整个开关电容系统的功耗下降。满足了有低功耗要求或电池供电的数据采集(adc,dac等)和模拟信号处理集成电路的需求，尤其是在物联网传感器的信号采集方面有广泛的适应范围。“动态偏置电流优化”除了对全差分共栅共源运放的改进，也可以在单端共栅共源运放和电流镜结构的运算放大器中实施，具体工作原理与前面所述基本一致。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进，这些改进应视为本发明的保护范围。例如，“动态调节偏置电流优化”的方法同样可以通过调节偏置电流源，而不是直接开关偏置电流实现。