半导体器件及其操作方法与流程

本申请要求于2017年12月6日提交的韩国专利申请no.10-2017-0166803的优先权，其主题通过引用方式并入本文中。

本发明构思涉及半导体器件以及半导体器件的操作方法。更具体地，本发明构思涉及一种将模拟信号转换为数字信号的半导体器件及其操作方法。

背景技术：

在许多电子设备中，一个或多个模拟信号被转换为相应的数字信号。例如，使用传感器执行测量的测量装置向模数转换器(adc)提供模拟信号，模数转换器(adc)将模拟信号转换为相应的数字信号以用于后续处理。传感器的示例包括温度传感器、湿度传感器、压力传感器、麦克风、无线电接收机、数字测量设备等。

许多测量装置需要高分辨率，因此可以使用δ-∑调制器。δ-∑调制器具有能够以低成本和高分辨率将模拟信号转换为相应的数字信号的优点。一般来说，δ-∑adc使用δ-∑调制器对模拟信号进行编码，然后将数字滤波器应用于δ-∑调制器的输出以产生高分辨率数字输出。

δ-∑调制器通常包括用于误差反馈的环路滤波器。δ-∑调制器具有将量化噪声移动到高频带的噪声整形功能。

技术实现要素：

本发明构思的一个方面提供了一种半导体器件，其将模拟信号转换为数字信号，同时降低了功耗并提高了操作稳定性。

本发明构思的另一方面提供了一种操作半导体器件的方法，其将模拟信号转换为数字信号，同时降低了功耗并提高了操作稳定性。

本发明构思领域的各个方面不限于上面提到的那些方面，并且本领域技术人员根据以下描述将清楚地理解未被提及的其他方面。

根据本公开的一个方面，提供了一种半导体器件，包括：环路滤波器，接收差分模拟信号并产生指示模拟输入信号和反馈信号之间的误差的残差信号；第一模数转换器(adc)，接收残差信号并产生第一数字表示；第二adc，接收模拟输入信号并产生与模拟输入信号相对应的第二数字表示；以及数模转换器(dac)，接收第一数字表示和第二数字表示之和，并产生模拟反馈信号，其中第一adc是使用第一阶跃电压的多位逐次逼近寄存器adc。

根据本公开的一个方面，提供了一种半导体器件，包括：第一节点，在模拟输入信号和反馈信号之间执行减法操作，以产生差分模拟信号；第二节点，对第一数字表示和第二数字表示执行加法操作；数模转换器(dac)，根据第二节点的输出产生反馈信号；增益块，对差分模拟信号执行放大操作；第一积分器，对经放大的差分模拟信号执行第一积分操作，以产生第一积分结果；第一滤波器和第二滤波器，第一滤波器对第一积分结果执行第一滤波操作，第二滤波器对第一积分结果执行第二滤波操作；第一子节点，对第一滤波器的输出和第二滤波器的输出执行加法操作；第二积分器，对第一子节点的输出执行第二积分操作，以产生第二积分结果；以及精细模数转换器(adc)，根据第二积分结果产生第一数字表示。

根据本公开的一个方面，提供了一种操作半导体器件的方法。该方法包括：使用环路滤波器产生指示模拟输入信号和反馈信号之间的误差的残差信号，环路滤波器接收差分模拟信号；使用第一模数转换器(adc)根据残差信号产生第一数字表示；使用第二adc根据模拟输入信号产生第二数字表示；以及使用数模转换器(dac)产生反馈信号，数模转换器(dac)接收第一数字表示和第二数字表示之和，其中第一adc是使用第一阶跃电压的多位逐次逼近寄存器adc。

附图说明

通过参照附图详细描述本发明构思的示例实施例，本发明构思的以上和其他方面和特征将变得更清楚，在附图中：

图1是示出了根据本发明构思的实施例的半导体器件的电路框图；

图2是在一个实施例中进一步示出图1的半导体器件1的电路框图；

图3是在一个实施例中进一步示出图1和图2的δ-∑调制器的电路框图；以及

图4、图5、图6和图7是以一些附加的细节说明根据本发明构思的实施例的半导体器件的操作的各种图。

具体实施方式

图1是示出了根据本发明构思的实施例的半导体器件1的相关部分的电路框图。

这里，半导体器件1(可能在信号处理操作中尤其)接收模拟输入信号(in)并将模拟输入信号转换为相应的最终数字输出(out)。更具体地，图1中所示的实施例包括多级噪声整形(mash)模数转换器(adc)。

图1的mashadc可以理解为包括前端和后端。前端对模拟输入信号进行数字化，而后端对指示前端输出和模拟输入信号之间的差异的误差(前端误差)信号进行数字化。在此上下文中，术语“数字化”意味着使用一个或多个信号处理操作来产生与至少一个模拟信号相对应的数字输出信号(数字表示)。类似于图1中所示的mashadc的那些mashadc容易受到系数误差的潜在不利影响。然而，可以使用更高阶的前端调制器来减轻这个弱点。此外，可以使用反馈型前端调制器来更好地确保信号稳定性。

术语“0-lmashadc”通常指其中使用奈奎斯特adc作为前端的配置。因此，0-lmashadc不包括环路滤波器作为前端的一部分，并且后端δ-∑调制器可以用于对前端误差进行数字化。半导体器件1可以是0-lmashadc，但是本发明构思的范围不限于此。

参考图1，半导体器件1包括δ-∑调制器10、第二adc220，并且还可以包括信号传递函数(stf)块240和抽取器260。

在操作中，第二adc220接收模拟输入信号，并输出与模拟输入信号相对应的第二数字信号(或“第二数字表示”)。换言之，第二adc220输出模拟输入信号的近似数字表示。

某些粗-精细adc架构被设计为降低功耗，同时保持高信号分辨率。粗-精细adc由于它们通常包括粗adc和精细adc而因此得名。粗adc使用第一阶跃电压来检测输入信号的特定部分。在该上下文中，术语“部分”指输入信号的任意部分。例如，输入信号可以包括一系列任意指定的部分(...p-1，p，p+1，...)。因此，假设指定为‘p’的特定周期，由第二adc220提供的第二数字表示是p的近似数字表示，并且通过使用数模转换器(dac)从模拟输入信号中减去p而得到“残差”，以产生针对精细adc的相应输入(或反馈信号)。

精细adc可以使用小于或等于第一阶跃电压的第二阶跃电压。精细adc实质上接收残差信号并输出与提供给第一adc120的残差信号相对应的第一数字信号(或“第一数字表示”)。在下文中，将对该方案进行一些附加的详细描述。

与前述内容一致，图1中所示的第二adc220可以是粗adc，并且第一adc120可以是精细adc。可以使用由精细adc提供的第一数字表示对由粗adc提供的第二数字表示进行数字信号处理，以产生最终数字输出。

在本发明构思的一些实施例中，第二adc220可以实现为逐次逼近寄存器(sar)adc。具体地，第二adc220可以是多位saradc，其具有相对低的功耗。然而，由于saradc的分辨率通常仅约12比特，因此saradc不适用于高分辨率操作环境。相反，具有20比特的分辨率或更高分辨率的δ-∑调制器通常适用于高分辨率环境，然而其具有相对高的功耗。

在本发明构思的某些实施例中，粗-精细adc可以包括saradc作为粗adc，并且包括δ-∑调制器作为精细adc，以实现功耗与分辨率要求之间的平衡。尽管如此，这种设计易受过程一致性和物理噪声问题的影响。例如，当粗-精细adc中的粗adc和精细adc的最低有效位的相应大小基本上不同时，可能出现误差并且分辨率降低。

在一个实施例中，图1的δ-∑调制器10包括环路滤波器100、以及第一adc120和dac140。环路滤波器100接收指示模拟输入信号(in)和dac140提供的反馈信号之间的误差的差分模拟信号。下面将参考图2描述环路滤波器100的一个可能的实施例。

第一adc120输出第一数字表示信号，该第一数字表示信号是与通过环路滤波器100之后的差分模拟信号相对应的数字信号。第一数字表示信号被共同地提供给第二节点180和第三节点280。

第二节点180将由第二adc220提供的第二数字表示信号与由第一adc120提供的第一数字表示信号相加，以产生反馈信号的数字版本，该反馈信号的数字版本作为输入提供给dac140。然后，dac140将反馈信号的数字版本转换为模拟反馈信号并将该模拟反馈信号提供给第一节点160，其中第一节点160在模拟输入信号(in)和反馈信号之间执行减法操作，以产生传递到环路滤波器100的差分模拟信号。

第三节点280将由第一adc120提供的第一数字表示信号与stf块240的输出信号相加。得到的信号被提供给抽取器260。

stf块240是数字信号处理块，其从第二adc220接收第二数字表示信号，并根据预设的特征表达式执行数字信号处理。例如，在本发明构思的一个实施例中，stf块240可以根据与由第二adc220所提供的第二数字表示信号相关联的以下特征表达式来执行数字信号处理。

stf(z)＝2z^-1-z^-2

以这种方式，可以导出最终数字输出(out)，其中通过将反映环路滤波器100的信号特性的特征表达式与由第二adc220提供的第二数字表示信号相乘获得的结果与由第一adc120提供的第一数字表示信号相加以获得求和结果，该求和结果作为输入应用于抽取器260。

抽取器260接收通过将stf块240的输出与由第一adc120提供的第一数字表示相加而获得的信号，并产生n比特的输出，其中n是自然数。具体地，在本发明构思的一些实施例中，n将大于或等于20。

在前述配置中，抽取器260用作数字低通滤波器以抑制由δ-∑调制器10提供的输出信号的高频分量，以便以低频输出率产生(例如)20比特或更高高分辨率的代码。

假设第一adc120是具有与第二adc220的第二阶跃电压相同的第一阶跃电压的多位saradc，与例如第一adc120是第一位闪存adc的配置相比，实现了显著的优点。

尽管如上所述将第二adc220配置为根据某些粗-精细adc结构的多位saradc提供了低功耗和高分辨率，但是当第一adc120是1位闪存adc时，还需要附加电路以对由lsb大小的差异引起的潜在误差进行校正。例如，为了校正这种类型的误差，可能需要将第一adc120的输出信号乘以k的电路，其中k＞＞1，以提供冗余。然而，提供执行乘以k的操作的电路增加了半导体器件的总成本和尺寸，并产生具有相对高功耗的半导体器件。此外，反馈信号的最小值被限制于δ-∑调制器中的k。

因此，通过将第一adc120提供为多位saradc，本发明构思的实施例避免了这些潜在的问题。附加地，存在如下优点：更精确地表达了与δ-∑调制器10的输入相对应的“δ”值，并且通过减少包括δ-∑调制器10中提供的积分器在内的电路的电压电平的变化，可以提高其稳定性。此外，可以提高滤波器的整体性能，或者可以增强与滤波器系数的选择相关联的自由度。

图2是在一个实施例中进一步示出根据本发明构思的实施例的半导体器件1的电路框图。

参考图2，半导体器件1的δ-∑调制器10再次包括环路滤波器100、第一adc120、dac140、第一节点160和第二节点180。

然而，环路滤波器100还被示为包括增益块130、第一积分器102、第一滤波器103、第二滤波器104、第一子节点105、第二积分器106、第二子节点107和第三滤波器108。

增益块130接收由第一节点160提供的差分模拟信号，执行缩放操作，并将缩放结果提供给第一积分器102。

第一积分器102从增益块130接收缩放结果，执行第一积分操作，并且将第一积分结果共同提供给第一滤波器103和第二滤波器104。在图2示出的实施例中，例如，第一积分器102的系数可以被如下定义，但是本发明构思的范围不限于此，并且本领域技术人员将认识到可以根据所需目的而不同地定义系数。然而，作为一个示例，c1可以是1，使得：

在该假设下，第一滤波器103接收由第一积分器102提供的输出，执行第一滤波操作，并将结果提供给第一子节点105，其中c2可以是1，使得：

c2z^-1

第二滤波器104也接收由第一积分器102提供的输出，执行第二滤波操作，并向第一子节点105提供结果，其中a1可以是2，使得：

a1(1-z^-1)

第一子节点105将第一滤波器103的输出与第二滤波器104的输出相加以产生求和结果，并且还从求和结果中减去由第三滤波器108(下文中描述)提供的输出，并将得到的输出提供给第二积分器106。

第二积分器106接收第一子节点105的输出，执行第二积分操作以产生第二积分结果，并将第二积分结果提供给第二子节点107和第一adc120。在图2所示的实施例中，第二积分器106的系数可以被定义为：

第二子节点107从由第一adc120提供的第一数字表示中减去从第二积分器106接收的第二积分结果，以产生提供给第三滤波器108的输出。

第三滤波器108接收由第二子节点107提供的输出，执行第三滤波操作，并将结果提供给第一子节点105。也就是说，在由第一adc120执行的数字转换之后，第三滤波器108使用剩余电压作为输入来执行第三滤波操作。在一个示例中，第三滤波器108的系数可以是：

z^-1(1-z^-1)

在图2所示的实施例中，δ-∑调制器10使用由第一积分器102和第二积分器106的组合提供的二次积分操作来使用提供为多位saradc的第一adc120的残差提供包括第二子节点107、第三滤波器108和第一子节点105的噪声耦合路径，以表现三级滤波器特性。

图3是在另一实施例中进一步示出根据本发明构思的实施例的类似于图1和图2的半导体器件中使用的δ-∑调制器的δ-∑调制器的电路框图。图3的δ-∑调制器用模数转换设备109代替adc120，模数转换设备109提供下面描述的输出‘v’，其中针对图3的δ-∑调制器的噪声传递函数(ntf)和信号传递函数(stf)可以表示为：

v＝(2z^-1-z^-2)u+(1-z^-1)³e2

stf(z)＝2z^-1-z^-2

ntf(z)＝(1-z^-1)³

这里，stf(z)是提供给stf块240的特征表达式。然而，由于上述特征表达式的系数仅包括整数，因此存在可以通过仅使用移位器、延迟器和减法器而经济地提供该特征表达式的优点。此外，存在可以使用stf块240在模拟输入信号的带宽中消除谐波失真音调的优点。

图4是进一步示出在本发明构思的某些实施例的上下文中可以用作上述二次积分器的开关电容器(sc)网络的电路图。在这方面，提供应用(z-¹e1n)的第一路径。应用vop1的第二路径和应用von1的第三路径连接到第一子节点105。这里，第一路径与由图3的第三滤波器108通过反相器111提供的输出相对应，第二路径与图3的第一滤波器的输出相对应，并且第三路径与图3的第二滤波器104的输出相对应，其中第二路径和第三路径向差分放大器112提供输入，差分放大器112提供vop2作为输出。

图5是示出了根据本发明构思的某些实施例的第一积分器120被提供为多位saradc的示例的电路图。图6是时序图，并且图7是进一步描述图5的电路的操作的流程图。

一起参考图1、图2、图3、图4、图5、图6和图7，使用第一adc120提供已经通过环路滤波器100的模拟输入信号in的第一数字表示(s701)，其中第一adc120包括多位saradc。

还使用第二adc220和差分放大器112提供模拟输入信号的第二数字表示(s703)。

使用环路滤波器100确定模拟输入信号和由dac140提供的反馈信号之间的误差(s705)。这里，由第二adc220提供的第二数字表示可以与由第一adc120提供的第一数字表示相加，其结果作为输入被应用于dac140，从而产生模拟反馈信号。

前述方法步骤(s705)可以包括：使用第一积分器102对增益块130的输出执行第一积分操作，分别使用第一滤波器103和第二滤波器104对第一积分器102的输出各自执行第一滤波操作和第二滤波操作，使用第二子节点105对第一滤波器103的输出和第二滤波器104的输出执行加法操作，使用第二积分器120对第二子节点105的输出执行第二积分操作，并将得到的信号提供给第一adc120。

备选地或附加地，前述方法步骤(s705)还可以包括：使用第二子节点107对第二积分器120的输出和第一adc120的输出执行减法运算，使用第三滤波器108对第二子节点107的输出执行第三滤波操作，以及使用第一子节点105对第一滤波器103的输出、第二滤波器104的输出和第三滤波器108的输出执行减法操作。

此外，上述方法包括将第一数字表示和第二数字表示相加(s707)。

在本发明构思的一些实施例中，所述方法还可以包括：在第一节点160处对模拟输入信号和反馈信号执行减法操作。

此外，在本发明构思的一些实施例中，所述方法还可以包括：使用stf块240对第二adc220的输出执行预设数字信号处理。

此外，在本发明构思的一些实施例中，上述方法还可以包括：根据stf块240的输出和第一adc120的输出作为应用于抽取器260的输入，产生n比特(其中n是自然数)的输出。

根据到目前为止所描述的本发明构思的各种实施例，可以提供具有降低的功耗和改善的操作稳定性的adc。

具体地，通过将第一adc120提供为多位saradc，存在如下优点：不需要由于lsb大小的偏差而添加误差补偿电路。此外，由于δ-∑调制器的反馈信号的最小值不限于特定范围，因此可以提高adc的整体操作稳定性。

此外，存在如下优点：更精确地表达了与δ-∑调制器10的输入相对应的“δ”值，并且可以减小包括δ-∑调制器10中提供的积分器在内的电路元件的电压电平的变化，同时可以提高其稳定性，此外，可以提高滤波器性能，或者可以增强选择滤波器系数的自由度。

此外，δ-∑调制器10可以通过使用提供为多位saradc的第一adc120的残差提供噪声耦合路径同时仅采用第一积分器102和第二积分器106的二次积分器，来表现三级滤波器特性。

在结束详细描述时，本领域技术人员将理解，可以对优选实施例进行许多变化和修改而基本上不会脱离本发明构思的原理。因此，本公开所公开的优选实施例仅用于一般性和描述性意义，而不是用于限制的目的。