本实用新型涉及集成电路领域，特别涉及一种高品质因数的有源电感。
背景技术：
电感是射频集成电路中重要的元件，射频集成电路需要用到电感的模块主要包括滤波器、低噪声放大器、功率放大器、振荡器等。在这些模块中电感均有着重要的作用。品质因数的大小是衡量电感性能的重要指标之一，品质因数高的电感意味着更低的储能损耗和更佳的频率选择性。射频集成电路使用的电感可分为片上无源电感和片上有源电感。在一般情况下，片上无源电感的品质因数一般低于10，这严重限制了集成电路的性能尤其是射频集成电路的性能。并且相对于片上有源电感，片上无源电感的品质因数低，电感值小，占用芯片面积大和不利于集成等缺点，使得片上有源电感成为了一大研究热点。
技术实现要素：
本实用新型的目的在于克服现有技术中的缺点与不足，提供一种高品质因数的有源电感，在共源共栅接地有源电感的基础上添加一个片上电容，增大等效电感值和减小串联等效电阻，从而提高有源电感的品质因数。
为实现以上目的，本实用新型采取如下技术方案：
一种高品质因数的有源电感，在共源共栅接地有源电感的基础上添加一个片上电容，所述有源电感具体包括：第一跨导放大器、第二跨导放大器、反馈电阻、第一电流源、第二电流源和片上电容；所述第一跨导放大器由第一晶体管构成，其源极与第一电流源的输入端相连，漏极接电源/地，所述第一电流源的输出端接地；与所述第一晶体管相同类型的第二晶体管和第三晶体管构成所述第二跨导放大器；所述第二晶体管的源极和第三晶体管的漏极相连，第二晶体管的栅极接控制电压，其漏极接第二电流源的输出端；第三晶体管的源极接地/电源，其栅极与第一晶体管的源极、第一电流源的输入端、以及有源电感的输出端口相连；所述反馈电阻的一端接所述第一晶体管的栅极，另一端接所述第二晶体管的漏极和所述第二电流源的输出端，所述第二电流源的输入端接电源；所述片上电容的一端接所述第二晶体管的栅极，另一端接所述第二晶体管的源极和第三晶体管的漏极。
作为优选的技术方案，在所述有源电感的输入阻抗的等效电路图中，所述片上电容与所述第二晶体管的栅源寄生电容并联。
作为优选的技术方案，所述片上电容采用片上固定电容、MOS管电容、二极管电容或能增大第二晶体管的栅源寄生电容的工艺措施。
作为优选的技术方案，所述第一电流源为第一跨导放大器提供偏置电流，所述第二电流源为第二跨导放大器提供偏置电流。
作为优选的技术方案，第一跨导放大器和第二跨导放大器首尾连接构成回转器，在所述有源电感的输入阻抗的等效电路图中，所述回转器将所述第一晶体管的栅源寄生电容回转为等效电感。
作为优选的技术方案，所述第一、第二和第三晶体管均为NMOS管或均为PMOS管；三个晶体管均为NMOS管时，所述第一晶体管的漏极接电源，所述第三晶体管的源极接地；三个晶体管均为PMOS管时，所述第一晶体管的漏极接地，所述第三晶体管的源极接电源。
作为优选的技术方案，所述反馈电阻为片上有源电阻或片上无源电阻。
作为优选的技术方案，引入片上电容后的有源电感的品质因数增大，所述品质因数记为Q，具体公式为：
其中，Req为有源电感的串联等效电阻，Leq为有源电感的等效电感；
上式中，Cgs1、gm1、gds1分别为第一晶体管的栅源寄生电容、跨导、输出导纳；Cgs2、gm2、gds2分别为第二晶体管的栅源寄生电容、跨导、输出导纳；gm3、gds3分别为第三晶体管的跨导、输出导纳；Ci表示片上电容值；Rf表示反馈电阻值；ω表示有源电感工作的角频率。
本实用新型相对于现有技术具有如下的优点和效果：
本实用新型相对于现有技术，最主要特征是在所述第二晶体管的栅极-源极之间加入了片上电容，增大了等效电感值和减小了串联等效电阻，从而提高了有源电感的品质因数。本实用新型高品质因数的有源电感的第二跨导放大器采用共源共栅结构，提高了放大器的增益，从而减小了电感的损耗，提高了有源电感的品质因数。采用反馈电阻来增大等效电感和减小串联等效电阻，提高了提高品质因数。
附图说明
图1为实施例中的现有技术的一个有源电感的结构示意图；
图2为实施例中的本实用新型对图1中现有技术有源电感改进得到的高品质因数的有源电感的结构示意图；
图3为实施例中的图1中现有技术有源电感输入阻抗的等效电路示意图；
图4为实施例中的图2中高品质有源电感输入阻抗的等效电路示意图；
图5为实施例中的图1中现有技术有源电感的品质因数；
图6为实施例中的图2中高品质因数的有源电感的品质因数。
具体实施方式
为了使本实用新型的目的、技术方案以及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步的详细说明。应当理解，此处所描述的具体实施例仅用于解释本实用新型，并不限于本实用新型。
实施例
如图1所示为现有技术中一个有源电感的结构示意图，通常称之为共源共栅接地有源电感，本实用新型的高品质因数有源电感，在现有技术的共源共栅接地有源电感的基础上添加一个片上电容。
如图2所示，一种高品质因数的有源电感，具体包括：第一跨导放大器、第二跨导放大器、反馈电阻Rf、第一电流源、第二电流源和片上电容Ci；所述第一跨导放大器由第一晶体管M1构成，连接方式为源极跟随器结构，其源极与第一电流源的输入端相连，漏极接电源/地，所述第一电流源的输出端接地；与所述第一晶体管M1相同类型的第二晶体管M2和第三晶体管M3构成所述第二跨导放大器，第二晶体管M2的源极和第三晶体管M3的漏极相连；第二晶体管M2的栅极接控制电压，其漏极接第二电流源的输出端；第三晶体管M3的源极接地/电源，其栅极与第一晶体管M1的源极和第一电流源的输入端、以及有源电感的输出端口A相连；所述反馈电阻Rf的一端接第一晶体管M1的栅极，另一端接第二晶体管M2的漏极和第二电流源的输出端，所述第二电流源的输入端接电源；所述片上电容Ci的一端接第二晶体管M2的栅极，另一端接第二晶体管M2的源极和第三晶体管M3的漏极。
如图4所示，本实用新型的有源电感输入阻抗的等效电路图，所述片上电容与所述第二晶体管的栅源寄生电容并联；
所述第一电流源为第一跨导放大器提供偏置电流，所述第二电流源为第二跨导放大器提供偏置电流；第一跨导放大器和第二跨导放大器首尾连接构成回转器，回转器把第一晶体管的栅源寄生电容回转为等效电感，如图4所示；
在本实施例中，所述片上电容可以采用片上固定电容、MOS管电容、二极管电容或能增大第二晶体管的栅源寄生电容的工艺措施，其目的用于增大等效电感和减小串联等效电阻，从而提高有源电感的品质因数。
所述第一、第二和第三晶体管均为NMOS管或均为PMOS管；三个晶体管均为NMOS管时，所述第一晶体管的漏极接电源，所述第三晶体管的源极接地；三个晶体管均为PMOS管时，所述第一晶体管的漏极接地，所述第三晶体管的源极接电源；在图2所示的高品质因数的有源电感中，第一、第二和第三晶体管均为NMOS管；
所述反馈电阻为片上有源电阻或片上无源电阻，用于增大有源电感的品质因数和等效电感。
如图3所示为现有技术中有源电感输入阻抗的等效电路图，假设第一晶体管M1的栅源寄生电容为Cgs1，跨导为gm1，输出导纳为gds1；第二晶体管M2的栅源寄生电容为Cgs2，跨导为gm2，输出导纳为gds2；第三晶体管M3的栅源寄生电容为Cgs3，跨导为gm3，输出导纳为gds3。通过小信号等效分析，该有源电感的等效电感Leq，串联等效电阻Req和品质因数Q分别为：
其中Ci表示片上电容值，Rf表示反馈电阻值；ω表示有源电感工作的角频率。
如图5所示为图1中现有技术有源电感的品质因数，由图5可知，现有技术有源电感的品质因数并不理想，最大品质因数为38.7。根据现有技术有源电感的小信号分析结果，想要进一步增大等效电感和减小串联等效电阻，从而进一步增大有源电感的品质因数，必须增大第二晶体管M2的栅源寄生电容Cgs2。
与现有技术有源电感相比较，在相同偏置条件和晶体管尺寸下，本实用新型在第二晶体管M2的栅极和源极之间加入了一个片上电容Ci。与现有技术有源电感输入阻抗的等效电路相比，本实用新型加入片上电容Ci相当于增大了与第二晶体管M2栅源寄生电容Cgs2并联的电容。如图4所示为本实用新型高品质因数的有源电感(图2所示)的输入阻抗等效电路图，通过小信号等效分析，本实用新型高品质因数的有源电感的等效电感Leq，串联等效电阻Req和品质因数Q分别为：
根据上述等效电感Leq，串联等效电阻Req和品质因数Q的表达式，发现引入片上电容Ci后可以减小串联等效电阻和增大等效电感，从而增大了有源电感的品质因数。如图6所示为实用新型高品质因数的有源电感(图2所示)的品质因数，由图6可知，本实用新型高品质因数有源电感的最大品质因数可以达到724.4，与图5现有技术有源电感相比，本实用新型高品质因数有源电感的最大品质因数约为现有技术有源电感的18.7倍。在同样的偏置条件和晶体管尺寸下，本实用新型的高品质因数有源电感可显著提高有源电感的品质因数。
未列举的第一、第二和第三晶体管均采用PMOS实现的高品质因数有源电感都应在本实用新型的涵盖范围之内。并且本实用新型并不局限于在电路中添加片上电容Ci来增大与第二晶体管M2的栅源寄生电容Cgs2并联的电容，未列举的能增大第二晶体管M2的栅源寄生电容Cgs2的工艺措施都应在本实用新型的涵盖范围之内。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以权利要求所述为准。