放大器的制作方法

本发明涉及一种放大器，更详细而言，涉及用于光接收器的放大器，其包括将电流信号转换为电压信号而进行放大的跨阻抗放大器。

背景技术：

在用于光通信的光接收器中，将通过光电二极管(photodiode，以下简称为pd)等光接收元件接收的光信号转换为电流信号。接着，通过以跨阻抗放大器(transimpedanceamplifier，以下简称为tia)为代表的电放大器，将电流信号转换为电压信号，并且放大信号强度。

在光接收器中，最小接收灵敏度是最重要的参数之一，理想的是能够接收尽可能微小的强度的光信号。此外，理想的是以tia为代表的光接收器用的电放大器具有低噪声的特性。此外，为了对光信号适当地进行光电转换，需要与信号的比特率对应的足够的宽带特性。然而，噪声特性和宽带特性具有折衷(tradeoff)关系。如果将tia的频带设定得比接收信号宽得过多，则噪声频带也变宽，tia的输出中出现的噪声量增加，光接收器的接收灵敏度下降。另一方面，如果tia的频带过窄，则噪声量减少，但tia输出信号的上升和下降时间变长，由于码间干扰而信号的逻辑电平的判定变得困难，光接收器的接收灵敏度下降。

因此，在设计tia等光接收器用的放大器时，将频带设定为不引起码间干扰的程度，以使光接收器的接收灵敏度最佳。将通频带的增益降低3db为止的频率范围称为-3db频带，在低通特性的情况下，大多设计为信号速度的0.6至0.8倍的截止频率。例如，在非专利文献1中，公开了相对于10.3gb/s的信号速度，具有6.7ghz的-3db频带(截止频率)的tia的设计例。

图1表示现有tia的电路模块。简化了非专利文献1所记载的tia的电路模块。在tia10中，依次连接有跨阻抗级(transimpedancestage)11、中间缓冲器12以及输出缓冲器13。从接收到光信号的pd输出的电流信号iin在跨阻抗级11被转换为电压信号，该电压信号由中间缓冲器12放大。接着，通过输出缓冲器13，向与下一级连接的限幅放大器(limitingamplifier，以下简称为la)传输放大后的电压信号。在此，la未图示，仅示出la的输入终端电阻rt。当然，也可以使输出缓冲器具有放大功能。输出缓冲器和终端电阻rt之间的电容器cac是ac耦合用的电容器，用于tia和la的连接。

以往的tia的增益在高于-3db频带的频率处，虽然依赖于各级的极的位置，但是会以大约-60db/decade的比例衰减。

如上所述，如果tia等放大器的频带过宽，则在tia的输出中出现的噪声变大，接收灵敏度下降。因此，为了提高接收灵敏度，理想的是保证信号速度的0.6至0.8倍的-3db频带，并且在高于-3db频带的频率处急剧地衰减增益。

然而，虽然以往的tia依赖于各级的极的位置，但至多仅获得大约-60db/decade的衰减，并且对于降噪存在极限。例如，如果增加电路的级数，则能够提高衰减率，但由于-3db频带容易降低，因此存在容易产生信号波形的劣化，且功耗也增大这样的问题。

而且，若为了光接收器的低成本化而在廉价的封装或基板等上安装tia，则由于tia或封装的寄生元件，在高频带中会出现不希望的谐振现象，还存在接收器振荡(发振)的可能性。从这一点来看，也希望在高于-3db频带的频率处使增益急剧衰减，抑制谐振现象的放大，抑制接收器的振荡。

此外，在以往的tia中，由于-3db频带主要由晶体管等有源器件决定，因此还存在如下问题：由于半导体工艺的制造偏差、温度变动、电源变动，频带特性容易产生偏差，成品率容易降低。

现有技术文献

专利文献

非专利文献1：m.nakamura,etal.,“burst-modeopticalreceivericsforbroadbandaccessnetworks,”ieeebipolar/bicmoscircuitsandtechnologymeeting,oct.2010,pp.21-28.

技术实现要素：

本发明的目的在于实现使频带特性最优化、降低振荡的可能性、频带特性的偏差少的以tia为代表的放大器。

为了实现上述目的，本发明的一个实施方案是一种用于放大电信号的放大器，该放大器的特征在于，包括：第一缓冲器，放大所述电信号；滤波器，连接于所述第一缓冲器的输出，包括由电感器以及第一电容器构成的并联电路；以及第二缓冲器，连接于所述滤波器的输出。

在所述滤波器中，能够使所述并联电路的谐振频率设为所述电信号的信号速度的最高速度的1倍到2倍的范围的频率。

附图说明

图1是表示以往的tia的电路模块的图。

图2是表示本发明的一个实施方式的tia的电路模块的图。

图3a是表示本实施方式的tia内部的频率特性中的中间缓冲器22的输出的增益特性的图。

图3b是表示本实施方式的tia内部的频率特性中的滤波器24的通过特性的图。

图3c是表示本实施方式的tia内部的频率特性中的输出缓冲器23的输入的增益特性的图。

图4是表示本发明实施例1的tia的电路模块的图。

图5是表示实施例1的tia的增益的频率特性的图。

图6是表示实施例1的tia的输出噪声的频率特性的图。

图7是表示实施例1的改变tia的电容器c1的值时的增益的频率特性的图。

图8是表示本发明实施例2的tia的电路模块的图。

图9是表示实施例2的切换tia的开关时的增益的频率特性的图。

图10是表示本发明实施例3的tia的电路模块的图。

图11是表示本发明实施例4的tia的电路模块的图。

图12是表示本发明实施例5的tia的电路模块的图。

图13是表示本发明实施例6的tia的电路模块的图。

图14是表示本发明实施例7的tia的电路模块的图。

具体实施方式

下面，参照附图对本发明的实施方式进行详细说明。

图2表示本发明的一个实施方式的tia的电路模块。在tia20中依次连接有将电流信号转换成电压信号的跨阻抗级21、中间缓冲器22、滤波器24以及输出缓冲器23。tia20用于光通信接收器，接收光信号的pd的阳极与跨阻抗级21的输入连接，跨阻抗级21的输入也是tia20的输入。la(未图示)通过ac耦合而连接在tia20的输出即输出缓冲器23的输出。电容器cac是ac耦合用的电容器，电阻rt表示la的输入终端电阻。

滤波器24是由电感器和电容器构成的并联电路，通过谐振现象使信号强度衰减。并联电路的谐振频率是信号速度(在处理多个速度的信号时为其中的最高速度)的1倍到2倍的范围的频率(例如，如果信号速度为10gb/s，则是10ghz到20ghz的频率)。

图3a-3c表示本实施方式的tia内部的频率特性。图3a表示中间缓冲器22的输出的增益特性，图3b表示滤波器24的通过特性，图3c表示输出缓冲器23的输入的增益特性。在此，图中的f0是滤波器24的谐振频率，如图3b所示，在f0处通过滤波器的信号被截止。如图3a所示，中间缓冲器22的输出在高于f3db1的频率下增益以一定的比例衰减(f3db1是中间缓冲器22的输出的-3db频带)。当信号通过滤波器24时，由于滤波器24的效果，如图3c所示，能在超过f3db2的频率下使增益急剧衰减(f3db2是输出缓冲器23的输入-3db频带)。需要说明的是，在图3c中，为了比较，用虚线表示了图3a所示的中间缓冲器22的输出的增益特性。此外，f3db2≤f3db1。

如图3a-3c所示，在本实施方式中，在超过-3db频带的频率处，能使放大器的增益急剧地衰减。由此，能够抑制高频侧的噪声，能够实现更高灵敏度的接收器。

在此，对信号与噪声的关系进行整理。在光通信中，在10gb/s左右为止的信号速率下，通常使用nrz(nonreturntozero)信号。nrz信号在从低频到信号速度的0.5倍的频率(在10gb/s的情况下5ghz为止)中包含信号功率的80％以上，在到信号速度的0.75倍的频率(在10gb/s的情况下7.5ghz为止)中包含信号功率的90％以上。因此，如上所述，如果将-3db频带设定为信号速度的0.6至0.8倍，则可以保证传输信息所需要的功率。

另一方面，噪声，特别是散粒噪声(shotnoise)和热噪声是白噪声，频谱扩展到超过包含信号的频率的高的频率。因此，如果-3db频带过宽，则成为在几乎不包含信号而在仅存在噪声的频带中具有增益。因此，仅噪声被放大，信噪比(sn比)降低，使接收器的灵敏度劣化。因此，在高于-3db频带的频率、即在信号传输中不需要的频带中急剧地降低增益这一点，在接收器的高灵敏度化方面是有效的。

在此，考察f0的范围。如上所述，f0被设置为在信号速度的1倍到2倍之间的频率。如果f0低于信号速度的1倍，则难以将放大器的-3db频带保持在信号速度的0.6至0.8倍。另一方面，如果f0高于信号速度的2倍，则在该区域的频率下，即使不使用滤波器增益也变小，因此滤波器的降噪效果变小。因此，优选将f0设定为信号速度的1倍到2倍。

作为通过抑制高频的增益而带来的的进一步的效果，还可以举出以下几点。即，在将放大器安装于封装或基板时，即使由于封装、基板、半导体芯片等所包含的寄生元件而出现意外的谐振现象，也能够抑制谐振的放大，从而抑制高频带上的振荡。由此，由于能够使用廉价的封装等，所以具有实现接收器的低成本化的效果。

此外，在本实施方式中，在滤波器的前级和后级分别连接中间缓冲器和输出缓冲器，因此从放大器的输入端子和输出端子不能直接观察到滤波器。由此，滤波器不会对放大器的输入阻抗和输出阻抗产生影响，不会由于信号反射等而使特性劣化。

实施例1

图4表示本发明的实施例1的tia的电路模块。在tia30中依次连接有跨阻抗级31、中间缓冲器32、滤波器34和输出缓冲器33。在实施例1中，将图2所示的实施方式的滤波器24构成为具备由电感器l1和电容器c1构成的并联谐振器和电容器c2的滤波器34。并联谐振器的一端成为滤波器34的输入，另一端成为滤波器34的输出，电容器c2的一端与滤波器34的输出连接，另一端与基准电位(例如，接地电位)连接。将中间缓冲器32的输出电阻设为rs，将电压源的电压设为v1。另外，将滤波器34的输出电压设为v2，将输出缓冲器33的输入电容设为cl。

图5表示实施例1的tia的增益的频率特性。是tia30的跨阻抗转换增益zt(＝vout/iin)的频率特性的计算结果。实线是图4所示的实施例1的tia30的转换增益，虚线是图1的以往的tia10的转换增益。纵轴用相对值来表示。在此，假定信号速度为10gb/s，设为l1＝400ph、c1＝300ff，以使滤波器34的l1和c1的并联谐振电路的谐振频率f0成为信号速度的约1.5倍的频率。此时，谐振频率为：

(算式1)

在该f0处，谐振电路的阻抗变大(理想的是无限大)，因此信号难以通过，能够在大致高于10ghz的频率下使zt急剧衰减。

滤波器34的电容器c2以在低于f0的频率下使zt不出现不需要的峰值的方式发挥作用。理想的是：峰值的大小大致在3db以下，最大在6db左右以下。关于电容器c2的值，例如可以通过以下的考量来设定。首先，图4中的v1和v2的电位的关系由下面的(1)式示出。

(算式2)

在此，ω是角频率。另一方面，在没有滤波器的情况下(以往的tia的情况下)，v1和v2之间的关系由下面的(2)式表示。

(算式3)

在此，电容器c2的下限值的参考值，只要决定为(1)式与(2)式相比不具有大致3至6db以上大小的峰值即可。电容器c2的上限值的参考值，可以决定为能够保证信号速度的0.6至0.8倍的-3db频带。如此一来，求出电容器c2值的范围，最终，考虑包括前后的电路模块的tia30整体和包括tia30的安装的实际使用条件，来决定l1、c1以及c2的值即可。

图5的频率特性是保证信号速度(这里为10gb/s)的0.8倍即8ghz的-3db频带，并且使增益zt不出现峰值的情况的例子。此外，对于电容器c2，还具有使超过谐振频率f0的频率下的增益也比以往例下降的效果。

像这样，由于能够使高频侧的增益急剧衰减，因此能够抑制高频侧的噪声，能够实现更高灵敏度的接收器。另外，在实施例1中，通过抑制高频的增益，也具有抑制封装等的不希望的谐振的放大的效果。

图6表示实施例1的tia的输出噪声的频率特性。是tia30的输出端子上出现的噪声的频率特性的计算结果。实线是图4所示的实施例1的tia30的输出噪声，虚线是图1的以往的tia10的输出噪声。在此，为了简单，仅考虑了由电阻引起的噪声，但即使包含晶体管等有源元件，该倾向也不变。从该计算结果也可知，通过本实施例1会降低放大器的输出噪声。

在实例1中，来自以往的tia的额外元件仅为电感器和电容器。作为由此产生的效果，还包括抑制频带特性的偏差这一点。在此，决定增益急剧下降的特性的是电感器和电容器的无源元件。电感器的值基本上由其形状确定，因此偏差小，电容的值的偏差至多为10％左右，从而可以减小频带特性的偏差。在频带特性由晶体管等有源元件决定的情况下，其偏差有时在50至100％左右变化，与此相对，实施例1的频带特性的稳定化的效果明显。此外，由于附加的元件仅为电感器和电容器，电感器和电容器本身不成为噪声源，所以不会增加附加元件引起的噪声。此外，能在不增加功耗的情况下获得上述效果。

再者，即使代替lc并联谐振电路的滤波器34，而将lc串联谐振电路配置在中间缓冲器的输出与基准电位(例如，接地电位)之间，也能够获得同样的效果。然而，由于以下原因，过滤器34会更有利。第一，在lc串联谐振电路的情况下，在低于谐振频率的频率下，构成串联谐振电路的电容器c会被视为中间缓冲器的负载电容器，因此放大器的-3db频带容易降低。第二，lc并联谐振电路的q值由下式示出：

(算式4)

g是并联寄生电导。lc串联谐振电路的q值由下式示出：

(算式5)

r为串联寄生电阻。为了使增益急剧下降，在并联谐振电路的情况下，增大电容器c、减小电感l为好。在串联谐振电路的情况下，与此相反，减小电容器c、增大电感l为好。但是，当要实现较大的l值来提高串联谐振电路的q值时，需要增大电感器的物理尺寸。在半导体集成电路上实现串联谐振电路的情况下，电路的面积变大，这是不利的。另一方面，电容器与电感器相比，能够以较小的面积实现。由于这些理由，lc并联谐振电路比lc串联谐振电路更优越。

图7表示实施例1的改变tia的电容器c1的值时的增益的频率特性。实线表示图4所示的实施例1的tia30的转换增益，是将滤波器34设为l1＝400ph，而改变电容器c1时的转换增益。在此，表示c1＝180ff、300ff、500ff时的特性，谐振频率分别为18.8ghz、14.5ghz、11.3ghz。需要说明的是，c1＝300ff的特性是图5所示的转换增益的再次表现。此外，以使-3db频带相同的方式调整滤波器34的c2的值。虚线是图1的以往的tia10的转换增益。

如图7所示，通过将lc并联谐振电路的谐振频率f0设定为信号速度10gb/s的1倍到2倍的频率，能够保持-3db频带的频率，同时使超过其的频率下的增益急剧衰减，能够实现低噪声、高灵敏度的放大器。当谐振频率小于信号速度的1倍时，难以保持-3db频带，当大于2倍时，在超过-3db频带的频率下，降低增益的效果变小。因此，如上所述，优选将谐振频率设定为信号速度的1倍到2倍的频率。

实施例2

图8表示本发明的实施例2的tia的电路模块。在tia40中依次连接有跨阻抗级41、中间缓冲器42、滤波器44和输出缓冲器43。在实施例2中，代替图4所示的实施例1的滤波器34的电容器c2，构成为并联连接多个电容器，并通过开关进行切换。在此，配置三个电容器c21、c22、c23，在这些电容器与滤波器44的输出(输出缓冲器43的输入)之间配置有开关sw1、sw2、sw3。开关sw1、sw2、sw3分别根据控制信号vc1、vc2、vc3切换导通和断开。通过这些开关的导通和断开，来切换电容器的连接和切断。这些开关例如能由nmos晶体管、pmos晶体管构成。通过该构成，能实现对于各种信号速度具有最佳的-3db频带的tia。当信号速度快时，可以减小处于连接状态的电容值的总和，当信号速度慢时，可以增大处于连接状态的电容值的总和。

图9表示实施例2的切换tia的开关时的增益的频率特性。实线是图8所示的实施例2的tia40的转换增益，表示滤波器44的电容器c21、c22和c23分别为70ff、800ff和1700ff时的特性。滤波器44的并联谐振电路的l1和c1分别被设置为400ph和300ff，与实施例1的tia30类似。虚线是图1的以往的tia10的转换增益。

实线所示的特性表示与根据vc1至vc3的控制信号仅使sw1导通的情况下、仅使sw2导通的情况下、以及仅使sw3导通的情况下的各自的电容值对应的频率特性。此时，-3db频带为8ghz、1.8ghz、0.9ghz，作为信号速度，例如分别优选为10gb/s、2.5gb/s、1.25gb/s。

如上所述，根据实施例2，由于具备多个电容器和可以由控制信号导通/断开的开关，从而能改变-3db频带，并能应对多个速度。在实施例2中，也能够得到与此前同样的效果，即，通过使不需要的频带的增益急剧衰减，能以低噪声、高灵敏度实现抑制不希望的振荡、频率特性偏差少的tia。

在此，对三个电容器和三个开关进行了说明，但也可以根据需要的信号速度的种类，增减电容器和开关的数量。此外，虽然说明了同时导通的是一个开关，但当然也可以自由地组合开关的导通/断开，如果将电容和开关的数量设为n，则显然可以应对2的n次方的种类的信号速度。此外，不是必须在所有的多个电容上配置开关，在至少一个电容上配置开关，存在始终与信号线连接的电容器，也不会损害发明的效果。

实施例3

图10表示本发明的实施例3的tia的电路模块。在tia50中依次连接有跨阻抗级51、中间缓冲器52、滤波器54和输出缓冲器53。在实施例3中，在图8所示的实施例2的tia40上附加了速度检测电路55。将tia50的输出信号分支到速度检测电路55来检测信号速度，根据其检测结果，输出控制信号vc1、vc2、vc3，使开关导通/断开，来应对多个信号速度。

通过使开关导通而连接的电容的值在信号速度快时变小、在信号速度慢时变大，从而能使多个信号速度具有最优的-3db频带。除了上述效果之外，实施例3还具有可以在没有外部控制信号的情况下自动设定针对信号速度的最优频带这样的效果。由此，不需要外置的控制用lsi等电路，同时也不需要控制用lsi和放大器之间的布线，因此在安装时的低成本化方面也有效果。需要说明的是，对于滤波器54中的电容器和开关的数量、开关的导通/断开的组合而言，与实施例2同样地可以扩展。

实施例4

图11表示本发明的实施例4的tia的电路模块。在tia60中，依次连接有跨阻抗级61、中间缓冲器62、滤波器64和输出缓冲器63。在实施例4中，构成为将图4所示的实施例1的滤波器34的电容器c2置换为可变电容器c2v，根据模拟控制信号vcv改变可变电容器c2v的电容值。可变电容器c2v例如由mos变容管(mosvaractor)、变容二极管构成。

根据实施例4，由于通过控制信号vcv的电位调整能够改变可变电容器c2v的电容值，因此能够对各种信号速度设定最优的-3db频带。当将实施例4与图8所示的实施例2相比时，在实施例2中频带设置仅能在固定电容值(滤波器44的c21、c22和c23)的组合范围内进行，相对于此实施例4具有频带设置能够连续进行这样的优点。例如，即使在制造tia60之后追加新的信号速度，也能够在可变电容器c2v的可变范围内，通过控制信号vcv的控制来设定与新的信号速度对应的-3db频带。

实施例5

图12表示本发明的实施例5的tia的电路模块。在tia70中依次连接有跨阻抗级71、中间缓冲器72、滤波器74和输出缓冲器73。在实施例5中，在图11所示的实施例4的tia60上附加了速度检测电路75。将tia70的输出信号分支到速度检测电路75来检测信号速度，根据其检测结果，输出控制信号vcv，使可变电容器c2v的电容值可变，来应对多个信号速度。通过以在检测出的信号速度快时使电容值变小，在检测出的信号速度慢时使电容值变大的方式进行控制，能对各种信号速度设定最优的-3db频带。

在实施例5中，也与实施例3同样，不需要外置的控制用lsi等电路，同时也不需要控制用lsi与放大器之间的布线，因此在安装时的低成本化方面也有效果。

实施例6

图13表示本发明实施例6的tia的电路模块。在实施例1-5中，在从中间缓冲器到输出缓冲器的传输路径传输单相信号，但在实施例6中采用传输差分信号的结构。在tia80中依次连接有跨阻抗级81、中间缓冲器82、滤波器84和输出缓冲器83。中间缓冲器82具有差分输出，滤波器84和输出缓冲器83具有差分输入/输出。

滤波器84在正相信号的路径上包括由电感器l1p和电容器c1p构成的并联谐振器和电容器c2p，在反相信号的路径上包括由电感器l1n和电容器c1n构成的并联谐振器和电容器c2n。中间缓冲器的正相侧输出连接于由电感器l1p和电容器c1p构成的lc并联谐振电路的一端，lc并联谐振电路的另一端连接于输出缓冲器的正相侧输入和电容器c2p的一端。电容器c2p的另一端连接于基准电位(例如，接地电位)。中间缓冲器的反相侧输出连接于由电感器l1n和电容器c1n构成的lc并联谐振电路的一端，lc并联谐振电路的另一端连接于输出缓冲器的反相侧输入和电容器c2n的一端。电容器c2n的另一端连接于基准电位(例如，接地电位)。

根据实施例6，也能够得到与此前说明过的单相信号时相同的效果，即，通过lc并联谐振电路在超过-3db频带的频率下使增益急剧衰减，由此能不增加功耗地实现输出噪声的降低、振荡的抑制、以及频率特性的偏差降低。

此外，还可以通过采用如实施例2和3那样具备多个电容器和开关的结构，或者采用如实施例4和5那样具有可变电容器的结构，来扩展成能应对多个信号速度的结构。

实施例7

图14表示本发明的实施例7的tia的电路模块。在tia90中依次连接有跨阻抗级91、中间缓冲器92、滤波器94和输出缓冲器93。在实施例7中，取代在图13所示的实施例6中插入在滤波器84的正相反相的各个lc并联谐振电路的输出与基准电位之间的电容器c2p、c2n，而具备连接正相反相的各个输出之间的电容器c2c。

通过将电容器c2c的电容值设置为电容器c2p和c2n的电容值的一半，可以获得相同的频率特性。因此，与实施例6相比，在能减小电容器所占的面积这一点上是优异的。在实施例7中，明显也可以获得此前所述的效果，并且通过将电容器c2c替换为多个电容器和开关替代、或者将电容器c2c替换为可变电容器，可以容易地应对多个信号速度。

(本实施方式的效果)

如以上说明的那样，根据本实施方式，通过在所通过的电信号的最高速度的1倍到2倍的范围内具有谐振频率的滤波器，能够使高于-3db频带的频率中的放大器的增益急剧地衰减。由此，在放大器的输出中出现的噪声被降低，能构成更高灵敏度的光接收器。

此外，通过使增益急剧衰减，能够抑制由安装有放大器的封装等寄生元件引起的不希望的谐振现象的放大，能够抑制振荡。

而且，由于-3db频带主要由无源元件确定，因此可以减少频带特性的偏差，并且可以在不增加功耗的情况下实现这些效果。

(对放大器的应用)

至此，作为需要高灵敏度的放大器的例子，举例出tia进行了说明，但不用必须是tia，即使是其他放大器，也能得到本实施方式的效果。例如，也可以是初级采用电压放大级而不是跨阻抗级，将中间缓冲器设为输入缓冲器的结构。中间缓冲器的输出与滤波器的输入连接，滤波器的输出与输出缓冲器的输入连接，只要滤波器具备此前所述的频率特性即可。由此，能实现如下放大器：能使信号频带外的增益急剧地衰减，低噪声、高灵敏度，抑制了不希望的振荡现象，能降低频带特性的偏差。另外，可以在不增加功耗并且不影响放大器的输入/输出阻抗的情况下获得上述实施方式的效果。

此外，即使中间缓冲器和输出缓冲器两者或其中一者采取由多级缓冲器构成的多级结构，也能得到本实施例的效果，这是显而易见的。

而且，若将中间缓冲器、lc并联谐振电路、输出缓冲器安装在同一半导体芯片上，则能进一步发挥效果。如果这些电路模块位于不同的半导体芯片上，则在1～10gb/s级的高速信号传输中，难以进行各芯片间的阻抗匹配。特别是，lc并联谐振电路与前后的电路模块之间的阻抗匹配会变得困难，由于反射等影响，恐怕会产生信号波形的劣化。如果在同一半导体芯片上形成，则模块之间的连接长度至多为100μm左右，所以在10gb/s级的信号传输中，能够容易地取得阻抗匹配。

此外，如上所述，lc并联谐振电路被中间缓冲器和输出缓冲器夹着，因此，如果在同一半导体芯片上形成，则从放大器芯片的输入/输出端子不能直接观察到lc并联谐振电路。因此，不会对输入/输出的反射特性造成影响，信号不会劣化。当然，即使在如实施例1-7那样在初级中具备跨阻抗级的tia中，通过集成在同一半导体上也可以发挥相同的效果。