控制电路及其包含的半导体结构的制作方法

本发明有关于一种控制电路，特别是有关于一种供电予一负载的控制电路，其中控制电路可包含空乏型mosfet与增强型mosfet的一半导体结构。

背景技术：

晶体管主要分为双极性接面晶体管(bipolarjunctiontransistor；bjt)以及场效应晶体管(fieldeffecttransistor；fet)。场效应晶体管又分为金属氧化半导体场效应晶体管(metaloxidesemiconductorfet；mosfet)以及接面场效应晶体管(junctionfet；jfet)。然而，接面场效应晶体管的栅极易发生漏电流，进而造成功率损耗。

技术实现要素：

本发明提供一种控制电路，用以提供一输出电压予一负载，并包括一空乏型mosfet、一增强型mosfet以及一电流电压转换器。空乏型mosfet的漏极接收一输入电压，其栅极接收一第一控制电压。增强型mosfet的漏极接收输入电压，其源极耦接负载。电流电压转换器根据流经空乏型mosfet的电流，产生一第二控制电压予增强型mosfet的栅极。增强型mosfet根据第二控制电压产生输出电压予负载，且增强型mosfet与空乏型mosfet整合在同一基底上。

本发明提供一种包含于控制电路的半导体结构，包括：一基底，具有一第一导电型；一第一井区，具有所述第一导电型，并形成在所述基底中；一第一掺杂区，具有一第二导电型，并形成在所述第一井区中；一第二井区，具有所述第二导电型，并形成在所述基底中；一第二掺杂区，具有所述第二导电型，并形成在所述第二井区中；以及一第一栅极结构，形成于所述基底之上，并重叠所述第一及第二井区；其中所述第一掺杂区作为一增强型mosfet的源极，所述第二掺杂区作为所述增强型mosfet的漏极，所述第一栅极结构作为所述增强型mosfet的栅极。

附图说明

图1为本发明的操作系统的示意图；

图2为本发明的控制电路的一可能实施例；

图3为本发明的控制电路的另一可能实施例；

图4为本发明的控制电路的另一可能实施例；

图5为本发明的空乏型mosfet与增强型mosfet的半导体结构俯视图；

图6为图5的半导体结构沿着虚线a-a”部分的剖面图。

附图标记说明

100：操作系统；

110：控制电路；

120：负载；

vin：输入电压；

vout：输出电压；

rv：参考电压；

210、310、410：控制电路；

211、311、411、dt：空乏型mosfet；

212、312、412、et：增强型mosfet；

213、313、413：电流电压转换器；

214：储能元件；

215：二极管；

216、315、419：接地端；

cv1、cv2：控制电压；

314、417、418：电阻；

414：电压调整器；

415：比较电路；

416：电阻串；

dv：分压；

500：基底；

511～513、511a、511b：井区；

521～525、521a、521b、526a、526b：掺杂区；

531、532：栅极结构；

541～546：隔离结构；

d1：方向。

具体实施方式

为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。

图1为本发明的操作系统的示意图。如图所示，操作系统100包括一控制电路110以及一负载120。控制电路110用以供电予负载120。在本实施例中，控制电路110接收一输入电压vin，并提供一输出电压vout予负载120。在一可能实施例中，控制电路110包含一启动电路(startupcircuit)，用以在电源刚启动时，提供一初始电压。

负载120根据输出电压vout而动作。在一可能实施例中，输出电压vout作为负载120的电源电压。本发明并不限定负载120的电路架构。在一可能实施例中，负载120为一直流-直流转换器(dc-dcconverter)，用以转换输出电压vout的位准。

在其它实施例中，负载120产生一参考电压rv。控制电路110根据参考电压rv，得知负载120所需的电压。在一可能实施例中，控制电路110根据参考电压rv调整输出电压vout。举例而言，当输出电压vout小于参考电压rv时，控制电路110增加输出电压vout。当输出电压vout大于参考电压rv时，控制电路110减少输出电压vout。当输出电压vout等于参考电压rv时，控制电路110维持输出电压vout。藉由负载120提供的反馈信号(即参考电压rv)，控制电路110适当地调整输出电压vout，用以提供一稳定的电源电压，使得负载120稳定地工作。

图2为本发明的控制电路的一可能实施例。如图所示，控制电路210包括一空乏型金属氧化半导体场效应晶体管(depletion-modemosfet；以下简称空乏型mosfet)211、一增强型金属氧化半导体场效应晶体管(enhancement-modemosfet；以下简称增强型mosfet)212以及一电流电压转换器(i-vtransformer)213。

空乏型mosfet211的漏极接收输入电压vin，其栅极接收一控制电压cv1，其源极耦接电流电压转换器213。在本实施例中，空乏型mosfet211为一永远开启(alwayson)晶体管。当空乏型mosfet211的栅极与源极之间的压差大于空乏型mosfet211的临界电压(thresholdvoltage)时，空乏型mosfet211导通。因此，电流电压转换器213根据流经空乏型mosfet211的电流，产生一控制电压cv2。然而，当空乏型mosfet211的栅极与源极之间的压差小于空乏型mosfet211的临界电压时，空乏型mosfet211不导通。当空乏型mosfet211不导通时，由于没有电流流过空乏型mosfet211，故不会造成功率损耗。在一可能实施例中，控制电压cv1由一外部装置(如负载120)所提供。在此例中，外部装置利用控制电压cv1，导通或不导通空乏型mosfet211，用以调整输出电压vout。

增强型mosfet212的漏极接收输入电压vin，其栅极接收控制电压cv2，其源极用以提供输出电压vout，其基极耦接一接地端216。在本实施例中，增强型mosfet212根据控制电压cv2产生输出电压vout。本发明并不限定增强型mosfet212的种类。在一可能实施例中，增强型mosfet212为一n型晶体管。在此例中，当控制电压cv2为高位准时，增强型mosfet212导通。此时，增强型mosfet212根据输入电压vin产生输出电压vout。在一可能实施例中，当控制电压cv2不足以完全导通增强型mosfet212时，输出电压vout可能减小。当控制电压cv2完全导通增强型mosfet212时，输出电压vout增加。因此，通过电压cv2的控制，可得到稳定的输出电压vout。在本实施例中，增强型mosfet212为一高压元件，其通道尺寸大于空乏型mosfet211的通道尺寸。

电流电压转换器213根据流经空乏型mosfet211的电流，产生控制电压cv2予增强型mosfet212的栅极。本发明并不限定电流电压转换器213的电路架构。任何可将电流转换成电压的电路架构，均可作为电流电压转换器213。在本实施例中，电流电压转换器213包括一储能元件214以及一二极管215。

储能元件214的一端耦接空乏型mosfet211的源极与增强型mosfet212的栅极。储能元件214的另一端耦接接地端216。储能元件214根据流经空乏型mosfet211的电流而充电。在此例中，储能元件214所储存的电压作为控制电压cv2。因此，即使空乏型mosfet211不导通，增强型mosfet212仍可根据控制电压cv2，产生输出电压vout。本发明并不限定储能元件214的种类。在一可能实施例中，储能元件214为一电容。

二极管215并联储能元件214。在本实施例中，二极管215的阴极(cathode)耦接空乏型mosfet211源极与增强型mosfet212的栅极，其阳极(anode)耦接接地端216。在一可能实施例中，接地端216用以接收一接地电压(ground)。在本实施例中，当储能元件214储存足够的电压时，增强型mosfet212导通，用以产生输出电压vout。

藉由储能元件214储存电荷，空乏型mosfet211就不需要持续导通，故可节省功率损耗。当空乏型mosfet211不导通时，没有电流流过空乏型mosfet211，故可避免漏电流发生。再者，由于空乏型mosfet211的切换速度快，故可确保储能元件214储存足够的电荷，并可确保增强型mosfet212产生输出电压vout。

图3为本发明的控制电路的另一可能实施例。图3相似于图2，不同之处在于，图3的电流电压转换器313包括一电阻314。电阻314的一端耦接空乏型mosfet311的源极以及增强型mosfet312的栅极。电阻314的另一端耦接一接地端315。在本实施例中，电阻314根据流经空乏型mosfet311的电流，提供一控制电压cv2。在此例中，电阻314两端的压差作为控制电压cv2。

增强型mosfet312根据控制电压cv2以及输入电压vin，产生输出电压vout。由于增强型mosfet312的动作原理相同于图2的增强型mosfet212的动作原理，故不再赘述。另外，图3的空乏型mosfet311的动作原理相似于图2的空乏型mosfet211的动作原理，故不再赘述。

图4为本发明的控制电路的另一可能实施例。在本实例中，控制电路410包括一空乏型mosfet411、一增强型mosfet412、一电流电压转换器413以及一电压调整器414。由于空乏型mosfet411与增强型mosfet412的动作与图2的空乏型mosfet211及增强型mosfet212相似，故不再赘述。

电流电压转换器413根据流经空乏型mosfet411的电流，产生控制电压cv2。本发明并不限定电流电压转换器413的电路架构。在一可能实施例中，电流电压转换器413的电路架构相似于图2的电流电压转换器213或是图3的电流电压转换器313。

电压调整器415根据输出电压vout，产生控制电压cv1。在本实施例中，电压调整器415包括一比较电路415以及一电阻串416。电阻串416根据输出电压vout，产生一分压dv。电阻串416包括电阻417及418。电阻417的一端耦接增强型mosfet412的源极。电阻417的一端输出分压dv，并耦接电阻418的一端。电阻418的另一端耦接一接地端419。比较电路415比较分压dv与参考电压rv，用以判断输出电压vout是否达一目标电压。比较电路415根据分压dv与参考电压rv的比较结果，产生控制电压cv1，用以调整输出电压vout。

在其它实施例中，比较电路415直接比较输出电压vout与参考电压rv。在此例中，电阻串416可省略，并且比较电路415直接耦接增强型mosfet412的源极。当输出电压vout等于参考电压rv时，表示输出电压vout已达目标值。因此，比较电路415通过控制电压cv1不导通空乏型mosfet411。当输出电压vout小于参考电压rv时，比较电路415通过控制电压cv1，控制空乏型mosfet411，用以增加流经空乏型mosfet411的电流。在一可能实施例中，参考电压rv由一外部装置(如负载120)所提供。在此例中，参考电压rv可能事先储存于外部装置中。

在一可能实施例中，空乏型mosfet与增强型mosfet整合在同一基底上，用以减少元件占用空间。图5为本发明的空乏型mosfet与增强型mosfet的一可能半导体结构的俯视图。在本实施例中，空乏型mosfet与增强型mosfet整合在同一基底(substrate)500上。

如图所示，井区511形成在基底500中。在本实施例中，井区511为一u形结构，其开口朝向方向d1。掺杂区521与522形成在井区511之中。在一可能实施例中，掺杂区521的导电型不同于掺杂区522的导电型。栅极结构531形成在基底500之上，并重叠部分井区511。在一可能实施例中，栅极结构531作为增强型mosfet的栅极。井区512形成在基底500之中。掺杂区523形成在井区512之中。在一可能实施例中，掺杂区523的导电型相同于掺杂区522的导电型。栅极结构532形成在基底500之上，并重叠掺杂区525及524。在一可能实施例中，栅极结构532作为空乏型mosfet的栅极。

图6为图5的半导体结构沿着虚线a-a”部分的剖面图。井区511a与511b设置于基底500中。在一可能实施例中，基底500具有第一导电型。在本实施例中，井区511a与511b为图5的井区511的部分。因此，井区511a与511b彼此电连接。在一可能实施例中，井区511a与511b具有第一导电型。在此例中，井区511a与511b的掺杂浓度高于基底500的掺杂浓度。

井区512设置于基底500中，并位于井区511a与511b之间。在本实施例中，井区512具有第二导电型。第二导电型不同于第一导电型。举例而言，第一导电型为p型，第二导电型为n型。在其它实施例中，第一导电型为n型，第二导电型为p型。

掺杂区521a设置于井区511a中。在本实施例中，掺杂区521a具有第一导电型，作为增强型mosfetet的一基极(bulk)。在一可能实施例中，掺杂区521a的掺杂浓度高于井区511a的掺杂浓度。掺杂区522具有第二导电型，并形成于井区511a中。掺杂区522的掺杂浓度高于井区512的掺杂浓度。在本实施例中，掺杂区522作为增强型mosfetet的源极。栅极结构531设置于基底500之上，并重叠部分井区511a及512。在本实施例中，栅极结构531作为增强型mosfetet的栅极。掺杂区523具有第二导电型，并形成于井区512之中。掺杂区523的掺杂浓度高于井区512的掺杂浓度。在本实施例中，掺杂区523作为增强型mosfetet的漏极。

另外，掺杂区523也作为空乏型mosfetdt的漏极。如图所示，栅极结构532设置于基底500之上，并重叠部分井区512及511b。在本实施例中，栅极结构532作为空乏型mosfetdt的栅极。掺杂区525形成于基底500与井区511中。如图所示，掺杂区525具有一第一部分以及一第二部分，其中第一部分位于基底500中，第二部分位于井区511b中。在本实施例中，掺杂区525具有第二导电型，作为空乏型mosfetdt的通道。掺杂区524设置于井区511b之中。在本实施例中，掺杂区524具有第二导电型，作为空乏型mosfetdt的源极。掺杂区521b设置于井区511b之中。在本实施例中，掺杂区521b具有第一导电型，作为空乏型mosfetdt的基极。掺杂区521b与521a为图5的掺杂区521的一部分。

由于空乏型mosfet与增强型mosfet共用同一掺杂区(即523)，故可减少走线数量。再者，由于空乏型mosfet与增强型mosfet的工艺相似，只不过空乏型mosfet多了一掺杂区(即525)，因此，并不会增加工艺的复杂度。

在其它实施例中，井区512更包括一井区513。井区513具有第二导电型。在此例中，井区512为一深井区(deepwell)。在一可能实施例中，掺杂区523的掺杂浓度高于井区513的掺杂浓度。井区513的掺杂浓度高于井区512的掺杂浓度。

在一些实施例中，图6更显示隔离结构541～546。隔离结构541～546可能是浅沟渠隔离(shallowtrenchisolation；sti)结构或是区域氧化(localoxidationofsilicon；locos)结构。在其它实施例中，井区512更包括掺杂区526a及526b。掺杂区526a位于隔离结构543之下，并具有第一导电型，用以控制增强型mosfetet的崩溃电压。掺杂区526b位于隔离结构544之下，并具有第一导电型，用以控制空乏型mosfetdt的崩溃电压。在一可能实施例中，掺杂区526a为一环形结构(未显示)的一部分，而掺杂区526b为该环形结构的另一部分。换句话说，掺杂区526a与526b彼此电连接。在本实施例中，隔离结构543隔离栅极结构531与掺杂区523，隔离结构544隔离栅极结构532与掺杂区523。在其它实施例中，掺杂区526a及526b的至少一者延伸进入井区513。

除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来，本发明实施例所系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围以权利要求保护范围为准。