比较器和摄像装置的制作方法

[0001]
本技术涉及比较器和摄像装置，特别地，涉及例如能够容易地改变比较器的工作点电位的比较器和摄像装置。


背景技术：

[0002]
例如，cmos(complementary metal oxide semiconductor：互补金属氧化物半导体)图像传感器通常具有针对像素的每列的ad转换器(adc)，该adc对从具有进行光电转换的光电转换元件(例如，光电二极管(pd))的每个像素输出的模拟像素信号进行模数(ad)转换。
[0003]
作为用于cmos图像传感器的adc，例如，已知通常具有比较器和计数器的所谓的单斜率型adc，该单斜率型adc通过将预定的参考信号与从像素输出的像素信号进行比较来执行该像素信号的ad转换。
[0004]
根据单斜率型adc，比较器将电压以恒定斜率改变的参考信号(例如，ramp信号)与从像素输出的像素信号进行比较，并且计数器对参考信号的电压变化至参考信号和像素信号的电平一致为止所需的时间进行计数，从而能够对从像素输出的像素信号进行ad转换。
[0005]
在cmos图像传感器中，执行相关双采样(cds)以确定复位电平处的ad转换结果(复位像素后的像素信号)与信号电平处的ad转换结果(包含被复位后累积在像素的pd中的电荷的电荷相关的像素信号)之间的差，并且将通过cds获得的差作为像素值输出。
[0006]
顺便提及，采用单斜率型adc的cmos图像传感器在进行ad转换之前，会执行自动归零操作，该自动归零操作用于确定比较器的工作点电位。在自动归零操作中，设置比较器，使得输入到比较器(构成比较器的差分对)的像素信号和参考信号将具有称为自动归零电位的相同电位。
[0007]
专利文献1记载了这样的技术：通过能够使设置在比较器外部的外部施加电压产生电路产生外部施加电压，然后通过将该外部施加电压馈送给比较器来改变自动归零电位。
[0008]
引用列表
[0009]
专利文献
[0010]
专利文献1：日本专利申请特开第2014-197772号


技术实现要素：

[0011]
本发明要解决的问题
[0012]
近年来，需要提出一种能够容易地改变自动归零操作的自动调零电位(即，比较器的工作点电位)的技术。
[0013]
本技术就是鉴于上述情形而作出的，并且本技术能够容易地改变比较器的工作点电位。
[0014]
解决问题的技术方案
[0015]
根据本技术的比较器包括：差分对，将从像素输出的像素信号和电压可变的参考信号输入到所述差分对；电流镜，其连接至所述差分对；电压降机构，其连接在构成所述差分对的晶体管与构成所述电流镜的晶体管之间，并且能够导致预定电压下降；以及开关，其并联连接至所述电压降机构。
[0016]
根据本技术的摄像装置包括：像素，其输出像素信号作为光电转换的结果；比较器，其将所述像素信号和电压可变的参考信号进行比较；和计数器，其基于由所述比较器给出的所述像素信号与所述参考信号之间的比较结果，对改变所述参考信号直至所述像素信号和所述参考信号一致为止所需的时间长度进行计数，并且确定获得的计数值作为所述像素信号的模数(ad)转换结果。所述比较器包括：差分对，将所述像素信号和所述参考信号输入到所述差分对；电流镜，其连接至所述差分对；电压降机构，其连接在构成所述差分对的晶体管与构成所述电流镜的晶体管之间，并且能够导致预定电压下降；和开关，其并联连接至所述电压降机构。
[0017]
在本技术的比较器和摄像装置中，电压降机构连接在构成差分对的晶体管与构成电流镜的晶体管之间，并且所述电压降机构能够导致预定电压下降，将从像素输出的像素信号和电压可变的参考信号输入到差分对，所述电流镜连接至所述差分对，其中，所述开关并联连接至所述电压降机构。
[0018]
所述比较器和所述摄像装置可以是彼此独立的设备(包括芯片和模块)，或者可以是构成单个设备的内部区块。
[0019]
本发明的有益效果
[0020]
根据本技术，可以容易地改变比较器的工作点电位。
[0021]
注意，就此而言，这里说明的效果不必是限制性的，并且可以是本公开中说明的任何效果。
附图说明
[0022]
图1是示出应用了本技术的数码相机的实施例的示例性构造的框图。
[0023]
图2是示出图像传感器2的示例性构造的框图。
[0024]
图3是示出像素11
m,n
的示例性构造的电路图。
[0025]
图4是示出adc 31
n
的示例性构造的框图。
[0026]
图5是示出比较器61
n
的第一示例性构造的电路图。
[0027]
图6是用于说明比较器61
n
的第一示例性构造的示例性操作的时序图。
[0028]
图7是用于说明在ramp信号和vsl信号经历反相改变的情况下比较器61
n
的第一示例性构造的示例性操作的时序图。
[0029]
图8是示出比较器61
n
的第二示例性构造的电路图。
[0030]
图9是示出在vsl信号和ramp信号经历正常变化的情况下的比较操作期间在比较器61
n
的第二示例性构造中的开关107和开关108以及开关122的状态的图。
[0031]
图10是示出在ramp信号和vsl信号经历正常变化的情况下比较器61
n
的第二示例性构造的示例性操作的时序图。
[0032]
图11是示出在vsl信号和ramp信号经历反相改变的情况下的自动归零操作期间在比较器61
n
的第二示例性构造中开关107和开关108以及开关122的状态的图。
[0033]
图12是示出在ramp信号和vsl信号经历反相改变的情况下比较器61
n
的第二示例性构造的示例性操作的时序图。
[0034]
图13是示出比较器61
n
的第三示例性构造的电路图。
[0035]
图14是示出在vsl信号和ramp信号经历正常变化的情况下的比较操作期间在比较器61
n
的第三示例性构造中的开关107和开关108以及开关122和开关132的状态的图。
[0036]
图15是示出在ramp信号和vsl信号经历正常改变的情况下比较器61
n
的第三示例性构造的示例性操作的时序图。
[0037]
图16是示出在vsl信号和ramp信号经历反相变化的情况下的自动归零操作期间在比较器61
n
的第三示例性构造中的开关107和开关108以及开关122和开关132的状态的图。
[0038]
图17是用于说明在ramp信号和vsl信号经历反相改变的情况下比较器61
n
的第三示例性构造的示例性操作的时序图。
[0039]
图18是示出比较器61
n
的第四示例性构造的电路图。
[0040]
图19是示出比较器61
n
的第五示例性构造的电路图。
[0041]
图20是示出图像传感器2的使用例的图。
[0042]
图21是示出车辆控制系统的示意性构造的示例的框图。
[0043]
图22是辅助说明车外信息检测单元和摄像单元的安装位置的示例的图。
具体实施方式
[0044]
<应用了本技术的数码相机的一个实施例>
[0045]
图1是示出应用了本技术的数码相机的实施例的示例性构造的框图。
[0046]
注意，该数码相机能够同时拍摄静止图像和视频。
[0047]
图1中的数码相机具有光学系统1、图像传感器2、存储器3、信号处理单元4、输出单元5和控制单元6。
[0048]
光学系统1通常具有例如未示出的变焦透镜、聚焦透镜、光圈等，并且光学系统1使外部的光能够进入图像传感器2。
[0049]
图像传感器2通常包括摄像装置(例如，cmos图像传感器)，并且图像传感器2接收来自光学系统1的入射光，执行光电转换，然后输出与来自光学系统1的入射光相对应的图像数据。
[0050]
存储器3临时存储从图像传感器2输出的图像数据。
[0051]
信号处理单元4通过使用存储在存储器3中的图像数据进行信号处理，诸如，例如去噪处理和白平衡调整，并且将图像数据提供给输出单元5。
[0052]
输出单元5输出从信号处理单元4接收到的图像数据。
[0053]
即，输出单元5具有通常包括液晶等的显示器(未示出)，并且将与从信号处理单元4接收到的图像数据相对应的图像作为所谓的直通图像显示出来。
[0054]
另外，输出单元5通常具有半导体存储器和驱动器(未示出)，并且输出单元5将从信号处理单元4接收的图像数据保存到记录介质中，所述驱动器用于驱动诸如磁盘或光盘等记录介质。
[0055]
控制单元6响应于用户的操作等，控制构成数码相机的各个区块。
[0056]
根据由此构成的数码相机，图像传感器2接收来自光学系统1的入射光，并且输出
与该入射光相对应的图像数据。
[0057]
由图像传感器2输出的图像数据被提供给存储器3，然后被存储在存储器3中。存储器3中存储的图像数据通过信号处理单元4进行信号处理，并且所得到的图像数据被提供给输出单元5并从输出单元5输出。
[0058]
<图像传感器2的示例性构造>
[0059]
图2是示出图1中的图像传感器2的示例性构造的框图。
[0060]
图2所示的图像传感器2具有像素阵列10、控制单元20、像素驱动单元21、列并行ad转换单元22和输出单元23。
[0061]
像素阵列10具有参与光电转换的m
×
n(m和n分别表示大于等于4的整数)个像素11
1,1
、11
1,2
、...、11
1,n
、11
2,1
、11
2,2
、...、11
2,n
、...、11
m,1
、11
m,2
、...、11
m,n
，并且像素阵列10用作拍摄图像的摄像单元(摄像元件)。
[0062]
m
×
n个像素11
1,1
至11
m,n
在二维平面上布置着并形成m行n列的矩阵(阵列)。
[0063]
在像素阵列10的第m行(从顶部开始数)(m＝1,2,...,m)上沿行方向(横向)布置的n个像素11
m,1
至11
m,n
分别连接到沿行方向延伸的像素控制线41
m
。
[0064]
同时，在第n列(从左边开始数)(n＝1,2,...,n)上沿列方向(纵向)布置的m个像素11
1,n
至11
m,n
分别连接到沿列方向延伸的垂直信号线(vsl)42
n
。
[0065]
像素11
m,n
对入射到其上的光(入射光)进行光电转换。另外，像素11
m,n
在由像素驱动单元21通过像素控制线41
m
控制的同时，将像素信号(其是与通过光电转换获得的电荷相对应的电压)输出至与电流源43
n
连接的vsl 42
n
。
[0066]
注意，像素11
m,n
通常能够参与预定颜色的光的光电转换，该预定颜色的光例如通过拜耳布置等的彩色滤光片(未示出)进入。
[0067]
控制单元20根据预定的逻辑等来控制像素驱动单元21、列并行ad转换单元22(构成列并行ad转换单元22的自动归零控制单元32、参考信号输出单元33等)以及其他必要的区块。
[0068]
像素驱动单元21根据由控制单元20通过像素控制线41
m
的控制来控制(驱动)与该像素控制线41
m
连接的像素11
m,1
至11
m,n
。
[0069]
列并行ad转换单元22分别通过vsl 421至42
n
连接到排成一行的像素11
m,1
至11
m,n
各者，使得从像素11
m,n
输出到vsl 42
n
的像素信号(电压)(以下也称为vsl信号)被提供给列并行ad转换单元22。
[0070]
列并行ad转换单元22是这样的处理装置：其以并行的方式对分别通过vsl 421至42
n
从排成一行的像素11
m,1
至11
m,n
各者提供的vsl信号进行ad转换，然后将作为像素11
m,1
至11
m,n
的像素值(像素数据)的由ad转换得到的数字数据提供给输出单元23。
[0071]
现在，列并行ad转换单元22不仅能够以并行的方式对来自排成一行的n个像素11
m,1
至11
m,n
的所有像素的像素信号进行ad转换，而且还能够以并行的方式对来自n个像素11
m,1
至11
m,n
中的大于等于1个且小于n个的像素的像素信号进行ad转换。
[0072]
然而，注意，为了简化说明，在下面的说明中，列并行ad转换单元22被定义为对来自排成一行的n个像素11
m,1
至11
m,n
的所有像素的vsl信号进行ad转换。
[0073]
列并行ad转换单元22具有n个模数转换器(adc)311至31
n
，并且能够以并行的方式对来自排成一行的n个像素11
m,1
至11
m,n
的所有像素的vsl信号进行ad转换。
[0074]
此外，列并行ad转换单元22具有自动归零控制单元32、参考信号输出单元33和时钟输出单元34。
[0075]
自动归零控制单元32通过自动归零信号线32a将自动归零脉冲(自动归零信号)提供(输出)给adc 311至31
n
中的各者，所述自动归零脉冲是用于控制包含在adc 31
n
中的稍后描述的比较器61n的自动归零操作的信号。
[0076]
参考信号输出单元33通常包括数模转换器(dac)，并且参考信号输出单元33通过参考信号线33a将参考信号(例如，斜坡(ramp)信号)提供(输出)给adc 311至31
n
中的各者，所述参考信号的电压以恒定的斜率从预定的初始值变化至预定的最终值。
[0077]
时钟输出单元34通过时钟信号线34a将具有预定频率的时钟提供(输出)给adc 311至31
n
中的各者。
[0078]
adc 31
n
连接到vsl 41
n
，使得由像素11
m,n
输出到vsl 41
n
的vsl信号(像素信号)被提供给adc 31
n
。
[0079]
adc 31
n
通过使用来自参考信号输出单元33的参考信号和来自时钟输出单元34的时钟对从像素11
m,n
输出的vsl信号进行ad转换，并且进一步执行相关双采样(cds)以确定作为像素值的数字数据。
[0080]
现在，adc 31
n
通过将来自像素11
m,n
的vsl信号与来自参考信号输出单元33的参考信号进行比较，并且通过对改变参考信号的电压直至来自像素11
m,n
的vsl信号的电压电平和参考信号的电压电平一致(直至vsl信号和参考信号之间的电平关系反转)为止所需的时间长度进行计数，从而对来自像素11
m,n
的vsl信号进行ad转换。
[0081]
在adc 31
n
中，通过对从时钟输出单元34接收到的时钟进行计数，来实现对时间长度的计数，所述时间长度是改变参考信号的电压直至来自像素11
m,n
的vsl信号的电压电平和参考信号的电压电平一致为止所需的时间。
[0082]
此外，在从像素阵列10中的第一行至第m行的各行中，从例如第一行开始顺序地将n个像素11
m,1
至11
m,n
的vsl信号提供给adc 311至31
n
的n个单元，从而能够逐行地进行vsl信号的ad转换和cds。
[0083]
输出单元23选择行“n”以读出像素值，并且从上述行“n”中的adc 31
n
中读取由adc 31
n
确定的像素11
m,n
的ad转换(和cds)结果作为像素值，然后将该结果输出至外部(在该实施例中为存储器3(图1))。
[0084]
注意，尽管已经说明了adc 31
n
执行ad转换以及cds的情况，但是可替代地，adc 31
n
可以仅执行ad转换，同时能够使输出单元23执行cds。
[0085]
另外，注意，以下说明将适当地跳过对cds的说明。
[0086]
<像素11
m,n
的示例性构造>
[0087]
图3是示出图2中的像素11
m,n
的示例性构造的电路图。
[0088]
图3中的像素11
m,n
具有pd 51以及四个负沟道mos(nmos)型的场效应晶体管(fet：field effect transistor)52、54、55和56。
[0089]
另外，在像素11m,n中，fet 52的漏极、fet 54的源极和fet 55的栅极连接在一起，并且在它们之间的节点处，形成有将电荷转换为电压的浮动扩散部(fd)(电容)53。
[0090]
pd 51是参与光电转换的示例性光电转换元件，其中，通过接收入射光，然后通过累积与该入射光相对应的电荷来进行光电转换。
[0091]
pd 51的阳极连接到地面(接地)，pd 51的阴极连接到fet 52的源极。
[0092]
fet 52是将pd 51中累积的电荷从pd 51传输至fd 53的fet，在下文中其将也被称为传输tr 52。
[0093]
传输tr 52的源极连接到pd 51的阴极，传输tr 52的漏极通过fd 53连接到fet 54的源极。
[0094]
此外，传输tr 52的栅极连接到像素控制线41
m
，并且通过像素控制线41
m
向传输tr 52的栅极提供传输脉冲trg。
[0095]
现在，为了使像素驱动单元21(图2)能够通过像素控制线41
m
驱动(控制)像素11
m,n
，要被提供给像素控制线41
m
的控制信号(电压)不仅包括传输脉冲trg，而且还包括稍后描述的复位脉冲rst和选择脉冲sel。
[0096]
fd 53是形成在传输tr 52的漏极、fet 54的源极和fet 55的栅极的连接节点处的区域，其像电容器一样将电荷转换成电压。
[0097]
fet 54是使fd 53中累积的电荷(电压(电位))复位的fet，以下也被称为复位tr 54。
[0098]
复位tr 54的漏极连接至电源vdd。
[0099]
另外，复位tr 54的栅极连接至像素控制线41
m
，并且通过像素控制线41
m
向复位tr 54的栅极提供复位脉冲rst。
[0100]
fet 55是用于缓冲fd 53的电压的fet，其也将被称为放大tr 55。
[0101]
放大tr 55的栅极连接至fd 53，放大tr 55的漏极连接至电源vdd。另外，放大tr 55的源极连接至fet 56的漏极。
[0102]
fet 56是用于选择向vsl 42
n
输出像素信号(vsl信号)的fet，以下其也被称为选择tr 56。
[0103]
选择tr 56的源极连接至vsl 42
n
。
[0104]
另外，选择tr 56的栅极连接至像素控制线41
m
，并且通过像素控制线41
m
向选择tr 56的栅极提供选择脉冲sel。
[0105]
现在，由于放大tr 55的源极经由选择tr 56和vsl 42
n
连接到电流源43
n
，因此源极跟随器(sf)(源极跟随器的电路)由放大tr 55和电流源43
n
构成，从而fd 53的电压通过sf用作vsl 42
n
上的vsl信号。
[0106]
注意，像素11
m,n
可以被构造成不具有选择tr 56。
[0107]
此外，像素11
m,n
的构造可以采用公共像素构造，在该公共像素构造中，多个pd 51和传输tr 52共用fd 53至选择tr 56。
[0108]
在如此构造的像素11
m,n
中，pd 51接收入射在其上的光，并且进行光电转换并开始累积与所接收的入射光的能量相对应的电荷。注意，为了简化说明，假设选择脉冲sel处于h电平，并且选择tr 56保持在导通状态。
[0109]
当pd 51中的电荷开始累积并且经过预定的时间长度(曝光时间)之后，像素驱动单元21(图2)暂时使传输脉冲trg(从低(l)电平)变为高(h)电平。
[0110]
通过将传输脉冲trg暂时设为h电平，传输tr 52暂时进入导通状态。
[0111]
在接通传输tr 52时，pd 51中累积的电荷通过传输tr 52被传输到fd 53，然后累积在fd 53中。
[0112]
像素驱动单元21在将传输脉冲trg暂时变为h电平之前使复位脉冲rst暂时变为h电平，从而使复位tr 54暂时进入导通状态。
[0113]
通过使复位tr 54变为导通状态，fd 53通过复位tr 54连接到电源vdd，并且fd 53中的电荷通过复位tr 54朝向电源vdd排出，以进行复位。
[0114]
现在，由于如上所述将fd 53连接到电源vdd而将fd 53中的电荷复位理解为像素11
m,n
的复位。
[0115]
在将fd 53中的电荷复位之后，如上所述，像素驱动单元21使传输脉冲trg暂时变为h电平，从而使传输tr 52暂时处于导通状态。
[0116]
在接通传输tr 52时，在pd 51中累积的电荷在被复位之后通过传输tr 52被传输到fd 53，然后被累积在fd 53中。
[0117]
与累积在fd 53中的电荷相对应的电压(电位)作为vsl信号通过放大tr 55和选择tr 56被输出到vsl 42
n
上。
[0118]
在与vsl 42
n
连接的adc 31
n
(图2)中，对紧接在像素11
m,n
复位之后的复位电平(即，vsl信号)进行ad转换。
[0119]
此外，在adc 31
n
中，对信号电平(包括复位电平和假定为像素电平的电平)进行ad转换，所述信号电平是使传输tr 52暂时变为导通状态之后的vsl信号(与pd 51中累积的电荷相对应并传输到fd 53的电压)。
[0120]
然后，在adc 31
n
中，执行cds以确定复位电平的ad转换结果(以下也称为复位电平ad值)与信号电平的ad转换结果(以下也称为信号电平ad值)之间的差作为像素值。
[0121]
<adc 31
n
的示例性构造>
[0122]
图4是示出图2中的adc 31
n
的示例性构造的框图。
[0123]
adc 31
n
具有比较器61
n
和计数器62
n
，并且执行单斜率型ad转换和cds。
[0124]
比较器61
n
具有两个输入端子，即反相输入端子(-)和非反相输入端子(+)。
[0125]
向作为比较器61
n
的两个输入端子中的一个输入端子的反相输入端子(-)提供来自参考信号输出单元33的参考信号或像素11
m,n
的vsl信号(复位电平、信号电平)，例如提供参考信号。向作为比较器61
n
的两个输入端子中的另一个输入端子的非反相输入端子(+)提供来自参考信号输出单元33或像素11
m,n
的vsl信号的另一个参考信号，例如提供vsl信号。
[0126]
比较器61
n
将要提供给反相输入端子的参考信号与要提供给非反相输入端子的vsl信号进行比较，并且输出比较结果。
[0127]
即，在要提供给反相输入端子的参考信号大于要提供给非反相输入端子的vsl信号的情况下，比较器61
n
输出h电平或l电平中的一者，例如，输出l电平。
[0128]
同时，在要提供给非反相输入端子的vsl信号大于要提供给反相输入端子的参考信号的情况下，比较器61
n
输出h电平或l电平中的另一者，通常输出h电平。
[0129]
注意，通过自动归零信号线32a从自动归零控制单元32向比较器61
n
提供自动归零脉冲。在比较器61
n
中，根据来自自动归零控制单元32的自动归零脉冲执行自动归零操作，以确定作为比较器61
n
的工作点电位的自动归零电位。
[0130]
现在，在自动归零操作中，比较器被设置为使得要输入(提供)至比较器61
n
的像素信号和参考信号具有相同的自动归零电位。因此，在自动归零操作中，比较器61
n
被设置为使得比较器61
n
能够获得表示当前提供给比较器61
n
的两个输入信号(即，当前提供给比较器
61
n
的反相输入端子的信号和当前提供给非反相输入端子的信号)一致的比较结果。
[0131]
向计数器62
n
提供比较器61n的输出和来自时钟输出单元34的时钟。
[0132]
计数器62
n
例如在从参考信号输出单元33提供至比较器61
n
的参考信号(参考信号的电压)开始变化的时刻开始对来自时钟输出单元34的时钟进行计数，并且当比较器61
n
的输出例如从l电平变化为h电平(或者从h电平变化为l电平)时，即，提供给比较器61
n
的反相输入端子的参考信号的电压电平和提供给非反相输入端子的vsl信号的电压电平一致时(当参考信号和vsl信号之间的电平关系反转时)，停止对来自时钟输出单元34的时钟进行计数。
[0133]
然后，计数器62
n
将时钟计数值作为提供给比较器61
n
的非反相输入端子的vsl信号的ad转换结果输出。
[0134]
这里，参考信号输出单元33通常将ramp信号作为参考信号输出，所述ramp信号的电压斜率(倾斜的波形)以恒定的速率从预定的初始值减小或增大至预定的最终值。
[0135]
在计数器62
n
中，从斜坡的起点开始，对参考信号变化至与提供给比较器61
n
的非反相输入端子的vsl信号一致时经历的时间长度进行计数，并且假定通过该计数获得的计数值是提供给比较器61
n
的非反相输入端子的vsl信号的ad转换结果。
[0136]
adc 31
n
获得作为从像素11
m,n
提供给比较器61
n
的非反相输入端子的vsl信号的复位电平以及信号电平的ad转换结果。然后，adc 31
n
执行cds以确定信号电平的ad转换结果(信号电平ad值)与复位电平的ad转换结果(复位电平ad值)之间的差，并且将由cds获得的差作为像素11
m,n
的像素值输出。
[0137]
注意，在adc 31
n
中，cds不仅可以通过实际计算信号电平ad值与复位电平ad值之间的差来执行，而且还可以通过例如控制由计数器62
n
进行计数的时钟来执行。
[0138]
即，通过例如对于复位电平将计数值一一递减，同时使计数器62
n
对时钟进行计数，或者对于信号电平，假定复位电平的时钟计数值为初始值，将计数值与复位电平相反地一一递增，同时使计数器62
n
对时钟进行计数，从而在进行复位电平和信号电平的ad转换的同时，可以执行用于确定信号电平(信号电平的ad转换结果)与复位电平(复位电平的ad转换结果)之间的差的cds。
[0139]
<比较器61
n
的第一示例性构造>
[0140]
图5是示出图4中的比较器61
n
的第一示例性构造的电路图。
[0141]
比较器61
n
具有nmos fet 101和nmos fet 102、正沟道mos(pmos)fet 103和pmos fet 104、nmos fet 105和nmos fet 106、开关107和开关108、pmos fet 109、nmos fet 110以及电容器c0、c1、c2、c3。
[0142]
fet 101和fet 102构成所谓的差分对，fet 101的源极和fet 102的源极相互连接。另外，fet 101的源极和fet 102的源极的节点连接至fet 105的漏极。
[0143]
fet 101的栅极通过电容器c1连接至比较器61
n
的反相输入端子，其中，通过电容器c1向fet 101的栅极提供ramp信号作为参考信号。fet 102的栅极通过电容器c2连接至比较器61
n
的非反相输入端子，其中，通过电容器c2向fet 102的栅极提供由像素11
m,n
输出的vsl信号(像素信号)。
[0144]
如上所述，比较器61
n
在输入级具有包括fet 101和fet 102的差分对，并且作为差分对的输入级的fet 101的栅极和fet 102的栅极具有设置至其的电容器c1和c2。
[0145]
fet 103和fet 104构成电流镜，该电流镜用作包括fet 101和102的差分对的有源负载。在fet 103和fet 104中，栅极相互连接，并且源极连接至电源(电压)vdd(>0)。fet 103的栅极和fet 104的栅极的节点连接至fet 103的漏极。
[0146]
在构成电流镜的fet 103和fet 104中，fet 103的漏极连接至fet 101的漏极，fet 104的漏极连接至fet 102的漏极。
[0147]
此外，fet 102的漏极和fet 104的漏极的节点连接至fet 109的栅极，从而将fet 102的漏极和fet 104的漏极的节点处的信号作为fet 109的输入信号提供给fet 109。
[0148]
开关107和开关108分别是例如包括fet等的开关，并且响应于自动归零控制单元32提供的自动归零脉冲而接通或断开。
[0149]
即，开关107响应于自动归零脉冲而接通或断开，以便将fet 101的栅极与fet 101的漏极连接或断开。开关108响应于自动归零脉冲而接通或断开，以便将fet 102的栅极与fet 102的漏极连接或断开。
[0150]
这里，开关107和开关108在自动归零操作中接通。通过开关107和开关108接通，电容器c1和c2被充电，以使fet 101和fet 102各者中的栅极电压和漏极电压相等。根据自动归零操作，作为通过电容器c1提供给fet 101的栅极的ramp信号的diff_dac信号和作为通过电容器c2提供给fet 102的栅极的vsl信号的diff_vsl信号因此将具有相同的电压电平。
[0151]
通过自动归零操作均衡的diff_dac信号和diff_vsl信号的这种电压电平被理解为自动归零电位，该自动归零电位是比较器61
n
的工作点电位。
[0152]
如前所述，fet 105的漏极连接至构成差分对的fet 101和fet 102的源极之间的节点。另外，fet 105的源极连接至fet 106的漏极，其中，将biascut信号作为控制信号从未示出的电路提供给fet 105的栅极。
[0153]
fet 106的栅极和源极分别连接至电容器c0的一端和另一端。将vgcm信号作为控制信号从未示出的电路提供给fet 106的栅极与电容器c0的一端之间的节点，并且fet 106的源极与电容器c0的另一端之间的节点连接至电源(电压)vss(<vdd)。fet 105和106以及电容器c0构成电流源。
[0154]
fet 109的源极连接至电源vdd，同时漏极连接至fet 110的漏极。
[0155]
fet 110的栅极和源极分别连接至电容器c3的一端和另一端。将vbias信号作为控制信号从未示出的电路提供给fet 110的栅极与电容器c3的一端之间的节点，并且fet 110的源极与电容器c3的另一端之间的节点连接至电源vss。fet 110和电容器c3构成电流源。
[0156]
在如此构成的比较器61
n
中，与作为fet 101的栅极电压的diff_dac信号相对应的电流i1流经fet 101(从其漏极到源极)，并且与作为fet 102的栅极电压的diff_vsl相对应的电流i2流经fet 102(从其漏极到源极)。
[0157]
另外，与流过fet 101的电流i1相同的电流流过构成电流镜的fet 103和fet 104(从源极到漏极)。
[0158]
在为fet 101的栅极电压的diff_dac信号大于为fet 102的栅极电压的diff_vsl信号的情况下，流过fet 101的电流i1将大于流过fet 102的电流i2。
[0159]
在这种情况下，假设与fet 101连接的fet 103为镜像源，则与流过fet 101的电流i1相同的电流将流过构成电流镜的fet 104，其中，由于流过与fet 104连接的fet 102的电流i2小于电流i1，因此fet 102的漏极-源极电压将增大，从而增加电流i2。
[0160]
因此，fet 102与fet 104之间的节点处的电压将变为h电平。
[0161]
另一方面，在为fet 102的栅极电压的diff_vsl信号大于为fet 101的栅极电压的diff_dac信号的情况下，流过fet 102的电流i2将大于流过fet 101的电流i1。
[0162]
在这种情况下，假设与fet 101连接的fet 103为镜像源，则与流过fet 101的电流i1相同的电流将流过构成电流镜的fet 104，其中，由于流过与fet 104连接的fet 102的电流i2大于电流i1，因此fet 102的漏极-源极电压将减小，从而减小电流i2。
[0163]
因此，fet 102与fet 104之间的节点处的电压将变为l电平。
[0164]
将fet 102与fet 104之间的节点处的电压提供给fet 109的栅极，所述节点被假定为包括差分对和电流镜的差分放大器的差分输出，所述fet 109构成输出放大器，该输出放大器用于输出作为比较器61
n
的输出信号的out信号。
[0165]
fet 110根据提供给栅极的差分输出来输出out信号，该out信号是比较器61
n
的输出信号。
[0166]
即，在差分输出为h电平的情况下，fet 109关断，并且输出l电平的out信号。同时，在差分输出为l电平的情况下，fet 109导通，并且输出h电平的out信号。
[0167]
考虑到上述情况，在作为参考信号的ramp信号(ramp信号的电压)高于vsl信号(vsl信号的电压)的情况下，作为比较器61
n
的输出信号的out信号变为l电平。另一方面，在vsl信号高于ramp信号的情况下，作为比较器61
n
的输出信号的out信号变为h电平。
[0168]
通过由此构成的比较器61
n
，执行自动归零操作和比较操作。
[0169]
在自动归零操作中，开关107和开关108接通。
[0170]
通过开关107和开关108接通，fet 101的栅极和漏极彼此连接，fet 102的栅极和漏极彼此连接，fet 101和fet 102将具有相同的栅极电压。
[0171]
fet 101的栅极电压由为通过电容器c1提供的ramp信号的diff_dac信号给出，fet 102的栅极电压由为通过电容器c2提供的vsl信号的diff_vsl信号给出。在自动归零操作中，电容器c1和c2被充电以均衡diff_dac信号和diff_vsl信号。
[0172]
然后，比较器61
n
中的开关107和开关108断开，接着比较操作开始将提供给比较器61
n
的ramp信号和vsl信号进行比较。在开关107和开关108断开的情况下，电容器c1和c2保持开关107和开关108保持接通时所累积的电荷。
[0173]
结果，比较器61n被设置为使得当开关107和开关108保持接通时提供给比较器61
n
的作为diff_dac信号的ramp信号和作为diff_vsl信号的vsl信号均衡。
[0174]
这种设置比较器61
n
的操作被理解为自动归零操作。
[0175]
作为自动归零操作的结果，在比较器61
n
中，随后的比较操作能够基于在自动归零操作期间提供给比较器61
n
的ramp信号(电压)和vsl信号(电压)的一致性来确定ramp信号和vsl信号之间的电平关系。
[0176]
图6是用于说明图5中的比较器61
n
的第一示例性构造的示例性操作的时序图。
[0177]
图6示出了开关107和开关108的接通/断开、比较器61
n
的操作以及ramp信号和vsl信号。
[0178]
这里，在vsl信号的ad转换中，如参考图3等说明的那样，发生复位电平的vsl信号的ad转换和信号电平的vsl信号的ad转换。
[0179]
在参考图4说明的vsl信号的ad转换中，对ramp信号(其电压斜率以恒定的速率减
小或增大)从斜率的起点变化至与vsl信号一致时的电压经过的时间长度进行计数，并且通过该计数获得的计数值被假定为vsl信号的ad转换结果。
[0180]
把复位电平的vsl信号进行ad转换的ramp信号的倾斜时段称为预设(p)相位，并且把信号电平的vsl信号进行ad转换的ramp信号的斜率时段称为数据(d)相位。在该示例中，预先设定ad转换按照p相和d相的顺序来执行。然而，也可以按照d相和p相的顺序来执行ad转换。
[0181]
在比较器61
n
中，例如，使用电压在p相和d相中减小的ramp信号，假设入射到像素11
m,n
上的光越亮(光的强度越强)，从像素11
m,n
输出的vsl信号(电压)就减小得越多。
[0182]
这里，在图6中(同样适用于稍后所述的附图)，在入射到像素11
m,n
上的光是明亮的的情况下的vsl信号由实线表示，并且在黑暗情况下的vsl信号由虚线表示。
[0183]
在比较器61
n
中，在自动归零操作(az操作)期间，开关107和开关108接通。因此，作为ramp信号的diff_dac信号和作为vsl信号的diff_vsl信号都具有自动归零电位(az电位)vn。
[0184]
自动归零电位vn是在开关107(开关108)接通的情况下fet 101(fet 102)的栅极电压，因此等于fet 101(fet 102)的漏极电压。因此，自动归零电位vn等于由vdd-vgsp2给定的电压，该电压表示从电源电压vdd减去fet 103(fet 104)的栅极-源极电压vgsp2。
[0185]
在比较器61
n
中，在自动归零操作之后，开关107和开关108断开，并且比较操作开始。
[0186]
在比较操作中，发生vsl信号的ad转换(即，复位电平的vsl信号的ad转换和信号电平的vsl信号的ad转换)。
[0187]
在比较操作中，在p相开始之前，使ramp信号(作为ramp信号的diff_dac信号)偏移并上升预定的电压电平，然后在p相中以恒定速率下降。然后对从p相开始到ramp信号(作为ramp信号的diff_dac信号)和复位电平的vsl信号(作为复位电平的vsl信号的diff_vsl信号)之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是复位电平的vsl信号的ad转换结果。
[0188]
在p相结束之后，使ramp信号偏移并使电压上升至p相开始时的电平，然后在d相中以恒定速率下降。然后对从d相开始到ramp信号和信号电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是信号电平的vsl信号的ad转换结果。
[0189]
这里，由于假定入射到像素11
m,n
上的光越亮，从像素11
m,n
输出的vsl信号就减小得越多，因此，如果在d相中入射到像素11
m,n
上的光较亮，则如图6中的实线所示，信号电平的vsl信号将大幅度减小，而如果入射到像素11
m,n
上的光较暗，则如图6中的虚线所示，信号电平的vsl信号将不会大幅度减小。
[0190]
如上所述，这里采用的ramp信号是在p相和d相中电平随着时间而降低(下降)的信号，假设入射到像素11
m,n
上的光越亮，从像素11
m,n
输出的vsl信号将越弱。
[0191]
现在，上述vsl信号的变化(例如，电平随着入射到像素11
m,n
上的光变亮而减小)和ramp信号的变化(例如，ramp信号在p相和d相中随着时间而减小(减少))也被称为正常变化。
[0192]
根据图5所示的第一示例性构造的比较器61
n
是在vsl信号和ramp信号经历正常变
化的假设下设计的。
[0193]
现在，假设将比电源电压vdd小fet 103和fet 104的漏极-源极电压v
ds
的电压称为电压vh，所述漏极-源极电压v
ds
是fet 103和fet 104在饱和区域中工作所必需的。同时，将比电源电压vss大fet 105的漏极-源极电压v
ds
和fet 106的漏极-源极电压v
ds
的附加值的电压称为电压vl(>vh)，上述fet 105的漏极-源极电压v
ds
和fet 106的漏极-源极电压v
ds
是fet 105和fet 106在饱和区域中工作所必需的。
[0194]
假设将不低于电压vl且不高于电压vh的范围作为比较器61
n
的操作范围，则比较器61
n
被设计成使得在正常操作中经历正常变化的ramp信号(作为ramp信号的diff_dac信号)和vsl信号(作为vsl信号的diff_vsl信号)将落在比较器61
n
的操作范围内。
[0195]
现在考虑，如果开发出与正常变化相反的随着入射光变亮而具有上升的vsl信号(像素信号)的新型像素，则与正常变化相反的在p相和d相期间随着时间的流逝而上升的ramp信号将适合上述像素。
[0196]
另外，对于上述新型的像素，经历正常变化的ramp信号是否合适，或者与正常变化相反的在p相和d相期间随着时间而上升的ramp信号是否合适，这些可能尚不清楚，除非该像素实际上已经过测试和评估。
[0197]
现在，与vsl信号和ramp信号的正常变化相反的变化，即，vsl信号随着入射到像素11
m,n
上的光变亮而上升的变化以及ramp信号在p相和d相中随着时间而上升的变化，也被称为反转变化。
[0198]
图7是用于说明在ramp信号和vsl信号经历反转变化的情况下比较器61
n
的第一示例性构造的示例性操作的时序图。
[0199]
类似于图6，图7示出了开关107和开关108的接通/断开、比较器61
n
的操作以及ramp信号和vsl信号。
[0200]
图7与图6的不同之处在于，ramp信号和vsl信号经历反转变化，而不是正常变化。
[0201]
在比较器61
n
中，开关107和开关108在自动归零操作(az操作)期间是接通的。因此，作为ramp信号的diff_dac信号和作为vsl信号的diff_vsl信号都具有自动归零电位(az电位)vn。
[0202]
如参照图6说明的那样，自动归零电位vn是由vdd-vgsp2表示的电压，其表示从电源电压vdd减去fet 103的栅极-源极电压vgsp2。
[0203]
在比较器61
n
中，开关107和开关108在自动归零操作之后断开，比较操作开始。
[0204]
在比较操作中，执行vsl信号的ad转换，即执行复位电平的vsl信号的ad转换和信号电平的vsl信号的ad转换。
[0205]
在使用发生了反转变化的ramp信号的情况下，在p相开始之前，比较操作中的ramp信号偏移以减小预定电压，然后在p相中以恒定速率增加。然后对从p相开始到ramp信号和复位电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是复位电平的vsl信号的ad转换结果。
[0206]
在p相结束之后，ramp信号偏移以使电压下降到p相开始时的电平，然后在d相中以恒定速率上升。然后对从d相开始到ramp信号和信号电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是信号电平的vsl信号的ad转换结果。
[0207]
由于图7中的vsl信号经受了反转变化，使得如果在d相中入射到像素11
m,n
上的光较亮，则如图7中的实线所示，信号电平的vsl信号将大幅度上升，同时，如果入射到像素11
m,n
上的光较暗，则如图7中的虚线所示，信号电平的vsl信号将不会那样大幅度上升。
[0208]
在比较器61
n
的第一示例性构造中，自动归零电位在电压(电位)vn处保持不变，而不管ramp信号和vsl信号将发生正常变化还是将发生反转变化的情况。在自动归零电位等于电压vn并且ramp信号和vsl信号发生正常变化的情况下，如图6所示，ramp信号和vsl信号将落在比较器61
n
的操作范围内，该操作范围是不低于电压vl且不高于电压vh的范围。然而，在自动归零电位等于电压vn并且ramp信号和vsl信号发生反转变化的情况下，ramp信号和vsl信号将不会落在比较器61
n
的操作范围内，并且将超过电压vh，如图7所示，上述操作范围是不低于电压vl且不高于电压vh的范围。
[0209]
如果ramp信号或vsl信号应超过电压vh，则fet 103和fet 104不能再在饱和区域中操作，从而降低了ad转换的线性度。
[0210]
因此，专利文献1记载了通过使设置在比较器外部的外部施加电压产生电路产生外部施加电压、然后通过将该外部施加电压馈送到比较器来修改自动归零电位的技术。
[0211]
然而，这种在比较器外部的外部施加电压产生电路中产生外部施加电压并且将该外部施加电压提供给比较器的情况需要在比较器的外部设置外部施加电压产生电路。另外，在用作cmos图像传感器的芯片的外部设置外部施加电压产生电路的示例性情况下，除了需要外部施加电压产生电路之外，还需要外部输入端子，通过该外部输入端子将由外部施加电压产生电路产生的外部施加电压提供给比较器。
[0212]
现在，下面的描述将说明能够容易地改变比较器的自动归零电位的比较器，即，例如具有简单构造的比较器，其能够在不设置外部施加电压产生电路的情况下容易地改变自动归零电位。
[0213]
<比较器61
n
的第二示例性构造>
[0214]
图8是示出图4中的比较器61
n
的第二示例性构造的电路图。
[0215]
注意，图8中与图5中的那些部分对应的所有部分被赋予相同的附图标记，因此在下面的说明中将适当地省略其说明。
[0216]
图8中的比较器61
n
具有fet 101至fet 110、电容器c0至c3、pmos fet 121和开关122。
[0217]
因此，与图5所示的情况相同，图8中的比较器61
n
具有fet 101至fet 110以及电容器c0至c3。然而，图8中的比较器61
n
与图5所示的情况的不同之处在于，新设置了fet 121和开关122。
[0218]
fet 121连接在构成差分对的fet 102与构成电流镜的fet 104之间。即，fet 121的漏极连接到fet 102的漏极，并且fet 121的源极连接到fet 104的漏极。另外，fet 121的栅极连接到fet 121的漏极。即，fet 121是二极管连接的，并且用作在fet 102与fet 104之间引起预定电压降的电压降机构。
[0219]
注意，尽管本实施例采用了诸如二极管连接的fet等晶体管作为引起预定电压降的电压降机构，可替代地，例如可以采用能够引起预定电压降的任何自由选择的机构(例如二极管或电阻器)作为电压降机构。
[0220]
开关122通常包括fet等，并且开关122并联连接至作为电压降机构的二极管连接
的fet 121。即，开关122绕过fet 121而连接在构成差分对的fet 102与构成电流镜的fet 104之间。
[0221]
注意，在图8中，与图6所示的情况类似，将作为fet 102与fet 104之间的节点处的电压的差分输出提供给fet 109的栅极，该fet 109构成用于输出作为比较器61
n
的输出信号的out信号的输出放大器。
[0222]
因此，在比较器61
n
中，输入vsl信号的fet 102(fet 102的漏极)连接到构成输出放大器的fet 109(fet 109的栅极)。
[0223]
现在，在构成差分对的fet 101和fet 102中，可连接至构成输出放大器的fet 109的是fet 101(fet 101的漏极)而不是fet 102。
[0224]
然而，注意，fet 101的栅极已经连接有参考信号线33a(图4)，通过该参考信号线33a输入ramp信号，并且参考信号线33a连接至排成一行的像素11
m,1
至像素11
m,n
中的每一者。在fet 101连接至fet 109的情况下，对某个像素11
m,n
的vsl信号(像素信号)进行处理的比较器61
n
的fet 109的影响可以通过参考信号线33a传播并到达与像素11
m,n
相邻的像素11
m,n-1
和像素11
m,n+1
。将连接有参考信号线33a的fet101连接至fet 109会引起条纹。这种条纹是例如在拍摄光源等的图像时，该光源的光向左右呈带状扩散而映出的现象。
[0225]
因此，如图8所示，在构成差分对的fet 101和fet 102中，fet 109可以连接至未与参考信号线33a连接的fet 102。
[0226]
通过将fet 102连接至fet 109，可以抑制条纹。
[0227]
注意，通过将fet 102连接至fet 109，在vsl信号和ramp信号发生正常变化以及反转变化的情况下，fet 109都能够从尽可能远离饱和区域中的线性区域的位置开始操作。这有助于比较器61n的操作稳定性。
[0228]
另外，图8中的fet 121和开关122连接在构成差分对的fet 101和fet 102中的输入vsl信号的fet 102与构成电流镜的fet 103和fet 104中的作为镜像目标的fet 104之间。注意，可替代地，fet 121和开关122可以连接在构成差分对的fet 101和fet 102中的输入ramp信号的fet 101与构成电流镜的fet 103和fet 104中的作为镜像源的fet 103之间，而不是fet 102与fet 104之间。
[0229]
在如上所述构成的比较器61
n
中，在vsl信号和ramp信号发生正常变化的情况下，在自动归零操作期间，如图8所示，开关107和开关108以及开关122接通。可以说，在开关122接通的情况下，fet 102和fet 104绕过二极管连接的fet 121而串联连接。
[0230]
图9是示出在vsl信号和ramp信号发生正常变化的比较操作期间图8中的比较器61
n
的第二示例性构造中的开关107和开关108以及开关122的状态的图。
[0231]
在图8所示的比较器61
n
的第二示例性构造中，在vsl信号和ramp信号发生正常变化的情况下，在比较操作期间，如图9所示，开关107和开关108断开，开关122接通。因此，在vsl信号和ramp信号发生正常变化的情况下，开关122将总保持接通状态。
[0232]
图10是示出在ramp信号和vsl信号发生正常变化的情况下比较器61
n
的第二示例性构造的示例性操作的时序图。
[0233]
与图6所示的情况类似，图10示出了开关107和开关108的接通/断开状态、比较器61
n
的操作以及ramp信号和vsl信号。图10还示出了开关122的接通/断开状态。
[0234]
在ramp信号和vsl信号发生正常变化的情况下，开关122总保持接通状态。因此，在
图8所示的比较器61
n
的第二示例性构造中，fet 102和fet 104通过开关122连接。即，为了简化说明，假设在开关122中没有电压降，与图5所示的比较器61
n
的第一示例性构造类似，fet 102和fet 104现在被视为是直接连接的。
[0235]
因此，图8所示的比较器61
n
的第二示例性构造与图5所示的比较器61
n
的第一示例性构造类似地操作。
[0236]
即，在比较器61
n
中，开关107和开关108在自动归零操作(az操作)期间是接通的。因此，作为ramp信号的diff_dac信号和作为vsl信号的diff_vsl信号都具有自动归零电位(az电位)vn。
[0237]
与图5所示的情况类似，自动归零电位vn是由vdd-vgsp2表示的电压，其表示从电源电压vdd减去fet 103的栅极-源极电压vgsp2。
[0238]
在比较器61
n
中，开关107和开关108在自动归零操作之后断开，比较操作开始。
[0239]
在比较操作中，执行vsl信号的ad转换，即执行复位电平的vsl信号的ad转换和信号电平的vsl信号的ad转换。
[0240]
在使用发生了正常变化的ramp信号的情况下，在p相开始之前，比较操作中的ramp信号偏移并上升预定电压，然后在p相中以恒定速率减小。然后对从p相开始到ramp信号和复位电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是复位电平的vsl信号的ad转换结果。
[0241]
在p相结束之后，ramp信号偏移并使电压上升到p相开始时的电平，然后在d相中以恒定速率下降。然后对从d相开始到ramp信号和信号电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是信号电平的vsl信号的ad转换结果。
[0242]
注意，在图10中，与图6中的情况类似，由实线表示的vsl信号表示在入射到像素11
m,n
上的光较亮的情况下获得的vsl信号，同时，由虚线表示的vsl信号表示在入射到像素11
m,n
上的光较暗的情况下获得的vsl信号。
[0243]
与图6所示的情况类似，由于图10中的vsl信号和ramp信号发生正常变化，参考由电压vn＝vdd-vgsp2给出的自动归零电位，因此，引起正常变化的ramp信号和vsl信号将落在比较器61
n
的操作范围内。
[0244]
图11是示出在vsl信号和ramp信号发生反转变化时的自动归零操作期间图8中的比较器61
n
的第二示例性构造中的开关107和开关108以及开关122的状态的图。
[0245]
在图8所示的比较器61
n
的第二示例性构造中，在自动归零操作期间，在vsl信号和ramp信号发生反转变化的情况下，如图11所示，开关107和开关108接通，开关122断开。
[0246]
在开关122断开的情况下，fet 102和fet 104通过二极管连接的fet 121连接。结果，在fet 102与fet 104之间的二极管连接的fet 121处出现恰好等于fet 121的栅极-源极电压vgsp3的电压降。
[0247]
因此，在vsl信号和ramp信号发生反转变化的情况下的自动归零电位由vn-vgsp3＝vdd-vgsp2-vgsp3给出，其表示在vsl信号和ramp信号发生反转变化的情况下的自动归零电位比电压vn小fet 121的栅极-源极电压vgsp3，该电压vn是在vls信号和ramp信号发生正常变化的情况下的自动归零电位。
[0248]
在图8所示的比较器61
n
的第二示例性构造中，如图9所示，在自动归零操作之后，
开关107和开关108断开，并且开关122接通以开始比较操作。
[0249]
图12是示出在ramp信号和vsl信号发生反转变化的情况下比较器61
n
的第二示例性构造的示例性操作的时序图。
[0250]
与图6所示的情况类似，图12示出了开关107和开关108的接通/断开状态、比较器61
n
的操作以及ramp信号和vsl信号。图12还示出了开关122的接通/断开状态。
[0251]
图12中的情况与图10中的情况的不同之处在于，ramp信号和vsl信号发生反转变化，而不是发生正常变化。图12中的情况与图10中的情况的不同之处还在于，在自动归零操作期间，开关122断开，并且自动归零电位由电压vr给出，该电压vr比在ramp信号和vsl信号发生正常变化的情况下给定的自动归零电位vn减少二极管连接的fet 121的栅极-源极电压vgsp3。
[0252]
在比较器61
n
中，在自动归零操作(az操作)期间，开关107和开关108接通，并且开关122断开。因此，作为ramp信号的diff_dac信号和作为vsl信号的diff_vsl信号都具有自动归零电位(az电位)vr。
[0253]
如参考图11说明的那样，在ramp信号和vsl信号发生反转变化的情况下，开关122断开，从而在fet 102与fet 104之间的二极管连接的fet 121处出现恰好等于fet 121的栅极-源极电压vgsp3的电压降。结果，在ramp信号和vsl信号发生反转变化的情况下的自动归零电位vr由vn-vgsp3＝vdd-vgsp2-vgsp3给出，其表示在vsl信号和ramp信号发生反转变化的情况下的自动归零电位比电压vn小fet 121的栅极-源极电压vgsp3，该电压vn是在vls信号和ramp信号发生正常变化的情况下的自动归零电位。
[0254]
在比较器61
n
中，在自动归零操作之后，开关107和开关108断开，并且开关122接通以开始比较操作。
[0255]
在比较操作中，发生vsl信号的ad转换(即，复位电平的vsl信号的ad转换和信号电平的vsl信号的ad转换)。
[0256]
在使用发生了反转变化的ramp信号的情况下，在p相开始之前，比较操作中的ramp信号偏移并减小预定电压，然后在p相中以恒定速率增加。然后对从p相开始到ramp信号和复位电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是复位电平的vsl信号的ad转换结果。
[0257]
在p相结束之后，ramp信号偏移并使电压下降到p相开始时的电平，然后在d相中以恒定速率上升。然后对从d相开始到ramp信号和信号电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是信号电平的vsl信号的ad转换结果。
[0258]
注意，在图12中，与图7中的情况类似，由实线表示的vsl信号表示在入射到像素11
m,n
上的光较亮的情况下获得的vsl信号，同时由虚线表示的vsl信号表示在入射到像素11
m,n
上的光较暗的情况下获得的vsl信号。
[0259]
由于图12中的vsl信号和ramp信号发生反转变化，参考电压vr＝vn-vgsp3(该参考电压vr比图6和图7所示的自动归零电位vn减少fet 121的栅极-源极电压vgsp3)，因此，发生反转变化的ramp信号和vsl信号能够落在比较器61
n
的操作范围内。
[0260]
因此，可以防止发生了反转变化的ramp信号和vsl信号超过比较器61
n
的操作范围(该范围不低于电压vl且不高于电压vh)，并且可以防止上述ramp信号和vsl信号超过电压
vh，如图7所示，从而可以防止ad转换的线性度受损。
[0261]
如上所述，通过图8所示的比较器61
n
的第二示例性构造，借助于添加了作为电压降机构的二极管连接的fet 121以及开关122的简单构造，可以仅通过接通/断开开关122来容易地改变自动归零电位。
[0262]
因此，对于ramp信号和vsl信号发生正常变化和反转变化的两种情况，都可以在保持ad转换的线性度的同时进行ad转换。
[0263]
另外，根据图8所示的比较器61
n
的第二示例性构造，不同于专利文献1中描述的用于改变自动归零电位的技术，不需要设置外部施加电压产生电路或外部输入端子，通过该外部输入端子将由外部施加电压产生电路产生的外部施加电压提供给比较器。因此，能够抑制作为图像传感器2的芯片的尺寸变大以应对自动归零电位的改变。
[0264]
此外，在图8所示的比较器61
n
的第二示例性构造中，在ramp信号和vsl信号发生正常变化和反转变化的情况下，在构成差分对的fet 101和fet 102中，未连接参考信号线33a的fet 102(未输入ramp信号)连接到构成输出放大器的fet 109，从而可以抑制由于fet 109通过参考信号线33a传播的影响而产生的条纹。
[0265]
<比较器61
n
的第三示例性构造>
[0266]
图13是示出图4中的比较器61
n
的第三示例性构造的电路图。
[0267]
注意，图13中与图8中的那些部分对应的所有部分被赋予相同的附图标记，因此在下面的说明中将适当地省略其说明。
[0268]
图13中的比较器61
n
具有fet 101至fet 110、电容器c0至c3、fet 121、开关122、pmos fet 131和开关132。
[0269]
因此，与图8所示的情况相同，图13中的比较器61
n
具有fet 101至fet 110、电容器c0至c3、fet 121和开关122。然而，图13中的比较器61
n
与图8所示的情况的不同之处在于，新设置了fet 131和开关132。
[0270]
现在，在图8所示的比较器61
n
的第二示例性构造中，fet 121和开关122设置在作为构成差分对的fet 101和fet 102中的一者的fet 102与作为构成电流镜的fet 103与fet 104中的一者的fet 104之间。然而，注意，在作为构成差分对的fet 101和fet 102中的另一者的fet 101与作为构成电流镜的fet 103与fet 104中的另一者的fet 103之间，没有设置等效于fet 121和开关122的电路。因此，换句话说，在图8所示的比较器61
n
的第二示例性构造中，包括电流镜和差分对的差分放大器不是左右对称的。
[0271]
如上所述，在差分放大器不是左右对称的情况下，例如，在ramp信号和vsl信号发生正常变化和反转变化的情况下，比较器61
n
的操作可能发生偏差。
[0272]
现在，在图13所示的比较器61
n
的第三示例性构造中，通过在图8所示的比较器61
n
的第二示例性构造中的fet 101与fet 103之间设置构成与fet 121和开关122等效的电路的fet 131和开关132，从而使包括差分对和电流镜的差分放大器左右对称。
[0273]
即，在图13中，fet 131连接在构成差分对的fet 101与构成电流镜的fet 103之间。具体地，fet 131的漏极连接至fet 101的漏极，fet 131的源极连接至fet 103的漏极。另外，fet 131的栅极连接至fet 131的漏极。即，类似于fet 121，fet 131也是二极管连接的，并且用作在fet 101与fet 103之间引起预定电压降的电压降机构。
[0274]
开关132例如包括fet等，并且开关132并联连接至作为电压降机构的二极管连接
的fet 131。即，开关132绕过fet 131而连接在构成差分对的fet 101与构成电流镜的fet 103之间。
[0275]
注意，同样在图13中，与图8所示的情况类似，通过将fet 102连接至fet 109，确保了抑制条纹等。
[0276]
在如上所述构成的比较器61
n
中，在vsl信号和ramp信号发生正常变化的情况下，如图13所示，在自动归零操作期间，开关107和开关108以及开关122和开关132接通。在开关122和开关132接通的情况下，fet 102和fet 104绕过二极管连接的fet 121直接连接，并且fet 101和fet 103绕过二极管连接的fet 131直接连接。
[0277]
图14是示出在vsl信号和ramp信号发生正常变化时的比较操作期间图13中的比较器61
n
的第三示例性构造中的开关107和开关108以及开关122和开关132的状态的图。
[0278]
在图13所示的比较器61
n
的第三示例性构造中，在vsl信号和ramp信号发生正常变化的情况下，如图14所示，在比较操作期间，开关107和开关108断开，并且开关122和开关132接通。因此，在vsl信号和ramp信号发生正常变化的情况下，开关122和开关132将总保持接通状态。
[0279]
图15是示出在ramp信号和vsl信号发生正常变化的情况下比较器61
n
的第三示例性构造的示例性操作的时序图。
[0280]
与图10所示的情况类似，图15示出了开关107和开关108的接通/断开状态、比较器61
n
的操作、ramp信号、vsl信号和开关122的接通/关断状态。图15还示出了开关132的接通/关断状态。
[0281]
在ramp信号和vsl信号发生正常变化的情况下，开关122和开关132总保持接通状态。因此，在图13所示的比较器61
n
的第三示例性构造中，fet 102和fet 104通过开关122连接，并且fet 101和fet 103通过开关132连接。即，为了简化说明，假设在开关122和开关132中没有电压降，与图5所示的比较器61
n
的第一示例性构造类似，fet 102和fet 104现在被视为是直接连接的，并且fet 101和fet 103也被视为是直接连接的。
[0282]
因此，图13所示的比较器61
n
的第三示例性构造与图5所示的比较器61
n
的第一示例性构造类似地操作。
[0283]
即，在比较器61
n
中，开关107和开关108在自动归零操作(az操作)期间是接通的。因此，作为ramp信号的diff_dac信号和作为vsl信号的diff_vsl信号都具有自动归零电位(az电位)vn。
[0284]
自动归零电位vn是通过从电源电压vdd减去fet 103的栅极-源极电压vgsp2而获得的电压vdd-vgsp2。通过从电源电压vdd减去fet 103的栅极-源极电压vgsp2而获得的电压vdd-vgsp2也被认为是通过从电源电压vdd减去fet 101的栅极-源极电压而获得的电压。
[0285]
在比较器61
n
中，开关107和开关108在自动归零操作之后断开，比较操作开始。
[0286]
在比较操作中，以与图6和图10中类似的方式进行vsl信号的ad转换。
[0287]
即，在使用发生了正常变化的ramp信号的情况下，在p相开始之前，比较操作中的ramp信号偏移并增加预定电压，然后在p相中以恒定速率减小。然后对从p相开始到ramp信号和复位电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是复位电平的vsl信号的ad转换结果。
[0288]
在p相结束之后，ramp信号偏移并使电压上升到p相开始时的电平，然后在d相中以
恒定速率下降。然后对从d相开始到ramp信号和信号电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是信号电平的vsl信号的ad转换结果。
[0289]
由于图15中的vsl信号和ramp信号发生正常变化，与图6和图10所示的情况类似，参考由电压vn＝vdd-vgsp2给出的自动归零电位，从而发生正常变化的ramp信号和vsl信号将落在比较器61
n
的操作范围内。
[0290]
图16是示出在vsl信号和ramp信号发生反转变化时的自动归零操作期间图13中的比较器61
n
的第三示例性构造中的开关107和开关108以及开关122和开关132的状态的图。
[0291]
在图13所示的比较器61
n
的第三示例性构造中，在自动归零操作期间，在vsl信号和ramp信号发生反转变化的情况下，如图16所示，开关107和开关108接通，开关122和开关132断开。
[0292]
在开关122和开关132断开的情况下，fet 102和fet 104通过二极管连接的fet 121连接，并且fet 101和fet 103通过二极管连接的fet 131连接。结果，在fet 102与fet 104之间的二极管连接的fet 121处出现恰好等于fet 121的栅极-源极电压vgsp3的电压降。同时，在fet 101与fet 103之间，在二极管连接的fet 131处出现等于fet 131的栅极-源极电压的电压降。
[0293]
因此，在vsl信号和ramp信号发生反转变化的情况下的自动归零电位由vn-vgsp3＝vdd-vgsp2-vgsp3给出，其表示在vsl信号和ramp信号发生反转变化的情况下的自动归零电位比电压vn小fet 121的栅极-源极电压vgsp3，该电压vn是在vls信号和ramp信号发生正常变化的情况下的自动归零电位。
[0294]
注意，假定fet 103和fet 104具有相同的特性，并且假定fet 121和fet 131具有相同的特性。在vsl信号和ramp信号发生正常变化的情况下的自动归零电位vn由通过从电源电压vdd减去fet 103的栅极-源极电压vgsp2而获得的电压vdd-vgsp2给出，其中，电压vdd-vgsp2等于从电源电压vdd减去fet 104的栅极-源极电压而获得的电压。同时，在vsl信号和ramp信号发生反转变化的情况下的自动归零电位vr由vn-vgsp3＝vdd-vgsp2-vgsp3给出，其表示在vsl信号和ramp信号发生反转变化的情况下的自动归零电位比电压vn小fet 121的栅极-源极电压vgsp3，并且电压vn-vgsp3等于比电压vn小fet 131的栅极-源极电压的电压，上述电压vn是在vls信号和ramp信号发生正常变化的情况下的自动归零电位。
[0295]
在图13所示的比较器61
n
的第三示例性构造中，如图14所示，在自动归零操作之后，开关107和开关108断开，并且开关122和开关132接通以开始比较操作。
[0296]
图17是用于说明在ramp信号和vsl信号发生反转变化的情况下比较器61
n
的第三示例性构造的示例性操作的时序图。
[0297]
与图12所示的情况类似，图17示出了开关107和开关108的接通/断开状态、比较器61
n
的操作、ramp信号、vsl信号以及开关122的接通/断开状态。图17还示出了开关132的接通/断开状态。
[0298]
图17中的情况与图15中的情况的不同之处在于，ramp信号和vsl信号发生反转变化，而不是发生正常变化。图17中的情况与图15中的情况的不同之处还在于，在自动归零操作期间，开关122断开，并且自动归零电位由电压vr给出，该电压vr比在ramp信号和vsl信号发生正常变化的情况下给定的自动归零电位vn低二极管连接的fet 121(或fet 131)的栅
极-源极电压vgsp3。
[0299]
在比较器61
n
中，在自动归零操作(az操作)期间，开关107和开关108接通，并且开关122和开关132断开。因此，作为ramp信号的diff_dac信号和作为vsl信号的diff_vsl信号都具有自动归零电位(az电位)。
[0300]
如参考图16说明的那样，在ramp信号和vsl信号发生反转变化的情况下，开关122和开关132断开，从而在fet 102与fet 104之间的二极管连接的fet 121处出现恰好等于fet 121的栅极-源极电压vgsp3的电压降。类似地，在fet 101与fet 103之间的二极管连接的fet 131处出现恰好等于fet 131的栅极-源极电压的电压降。结果，在ramp信号和vsl信号发生反转变化的情况下的自动归零电位vr由vn-vgsp3＝vdd-vgsp2-vgsp3给出，其表示在vsl信号和ramp信号发生反转变化的情况下的自动归零电位比电压vn小fet 121的栅极-源极电压vgsp3，该电压vn是在vls信号和ramp信号发生正常变化的情况下的自动归零电位。如图16中所说明的那样，电压vn-vgsp3等于比电压vn小fet 131的栅极-源极电压的电压。
[0301]
在比较器61
n
中，在自动归零操作之后，开关107和开关108断开，并且开关122和开关132接通以开始比较操作。
[0302]
在比较操作中，与图12的情况类似地执行vsl信号的ad转换。
[0303]
即，在使用发生了反转变化的ramp信号的情况下，在p相开始之前，比较操作中的ramp信号偏移并减小预定电压，然后在p相中以恒定速率增加。然后对从p相开始到ramp信号和复位电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是复位电平的vsl信号的ad转换结果。
[0304]
在p相结束之后，ramp信号偏移并使电压下降到p相开始时的电平，然后在d相中以恒定速率上升。然后对从d相开始到ramp信号和信号电平的vsl信号之间的电平关系反转的时间点经历的时间长度进行计数，并且通过该计数获得的计数值被认为是信号电平的vsl信号的ad转换结果。
[0305]
由于图17中的vsl信号和ramp信号发生反转变化，参考电压vr＝vn-vgsp3(该参考电压vr比图15所示的自动归零电位vn减少fet121的栅极-源极电压vgsp3)，因此，发生反转变化的ramp信号和vsl信号能够落在比较器61
n
的操作范围内。
[0306]
因此，可以防止发生了反转变化的ramp信号和vsl信号超过比较器61
n
的操作范围(该范围不低于电压vl且不高于电压vh)，并且可以防止上述ramp信号和vsl信号超过电压vh，如图7所示，从而可以防止ad转换的线性度受损。另外，根据图17所示的比较器61
n
的第三示例性构造，能够获得与图8所示的比较器61
n
的第二示例性构造相同的效果。
[0307]
另外，由于在图17所示的比较器61
n
的第三示例性构造中，包括差分对和电流镜的差分放大器是左右对称的，因此这样的差分放大器可以实现双边平衡。结果，例如，通常抑制比较器61
n
在ramp信号和vsl信号发生正常变化和反转变化的情况下的操作偏差。
[0308]
<比较器61
n
的第四示例性构造>
[0309]
图18是示出图4中的比较器61
n
的第四示例性构造的电路图。
[0310]
现在，尽管图8所示的比较器61
n
的第二示例性构造是所谓的n-top型比较器，但是可替代地，比较器61
n
也可以被构造为p-top型比较器。图18所示的比较器61
n
的第四示例性构造是与图8所示的比较器61
n
的第二示例性构造相对应的p-top型比较器。
[0311]
在图18中，比较器61
n
具有pmos fet 201和pmos fet 202、nmos fet 203和nmos fet 204、pmos fet 205和pmos fet 206、开关207和开关208、nmos fet 209、pmos fet 210、电容器c10、c11、c12和c13、nmos fet 221、以及开关222。
[0312]
fet 201至fet 210、电容器c10至c13、fet 221和开关222分别对应于图8中的fet 101至fet 110、电容器c0至c3、fet 121和开关122。
[0313]
此外，图18所示的比较器61
n
的第四示例性构造与图8的情况类似地构成，不同之处在于，图18所示的比较器61
n
的第四示例性构造与图8中的极性相反，即，连接到图8中的电源电压vdd的那侧连接到图18中的电源电压vss，并且连接到图8中的电源电压vss的那侧连接到图18中的电源电压vdd，因此将省略其说明。
[0314]
图18所示的比较器61
n
的第四示例性构造能够表现出与图8所示的比较器61
n
的第二示例性构造类似的效果。
[0315]
<比较器61
n
的第五示例性构造>
[0316]
图19是示出图4中的比较器61
n
的第五示例性构造的电路图。
[0317]
注意，与图8中的情况类似，图13所示的比较器61
n
的第三示例性构造是n-top型比较器。图19所示的比较器61
n
的第五示例性构造是与图13所示的n-top型比较器61
n
的第三示例性构造相对应的p-top型比较器。
[0318]
在图19中，比较器61
n
具有pmos fet 201和pmos fet 202、nmos fet 203和nmos fet 204、pmos fet 205和pmos fet 206、开关207和开关208、nmos fet 209、pmos fet 210、电容器c10、c11、c12和c13、nmos fet 221、开关222、nmos fet 231以及开关232。
[0319]
fet 201至fet 210、电容器c10至c13、fet 221、开关222、fet 231和开关232分别对应于图13中的fet 101至fet 110、电容器c0至c3、fet 121、开关122、fet 131和开关132。
[0320]
此外，图19所示的比较器61
n
的第五示例性构造与图13的情况类似地构成，不同之处在于，图19所示的比较器61
n
的第五示例性构造与图13中的极性相反，即，连接到图13中的电源电压vdd的那侧连接到图19中的电源电压vss，并且连接到图13中的电源电压vss的那侧连接到图19中的电源电压vdd，因此将省略其说明。
[0321]
图19所示的比较器61
n
的第五示例性构造能够表现出与图13所示的比较器61
n
的第三示例性构造类似的效果。
[0322]
注意，可替代地，比较器61
n
可以通过使用除了例如fet之外的晶体管(例如，双极型晶体管等)来设置。
[0323]
另外，通过串联地设置多组fet 121和开关122(这同样适用于fet 131和132、fet 221和开关222、以及fet 231和开关232)，可以根据接通/断开的开关122(开关122的数量)将自动归零电位调节为三个或三个以上的电平。
[0324]
<图像传感器的使用例>
[0325]
图20示出了图1中的图像传感器2的使用例。
[0326]
如下所述，图像传感器2例如能够用于检测诸如可见光、红外线、紫外线或x射线等光的各种电子设备。
[0327]-拍摄用于欣赏的图像的电子设备，例如数码相机和具有相机功能的便携式设备。
[0328]-用于交通的电子设备，例如，为了安全驾驶(例如，自动停止)和识别驾驶员的状态等，用于拍摄汽车的前方和后方、周围和内部的图像的车载传感器；用于监视行驶中的车
辆和道路的监视相机；以及用于测量车辆等之间的距离的距离传感器。
[0329]-用于诸如电视、冰箱和空调等家用电器的电子设备，以拍摄用户的手势并且根据该手势执行设备操作。
[0330]-用于医疗和保健的电子设备，例如内窥镜、电子显微镜和通过接收红外光进行血管造影的设备。
[0331]-用于安全的电子设备，例如用于预防犯罪的监视相机和用于个人身份验证的摄像机。
[0332]-用于美容的电子设备，例如拍摄皮肤的图像的皮肤测量仪器和拍摄头皮的图像的显微镜。
[0333]-用于运动的电子设备，例如运动等用的运动相机和可穿戴式相机。
[0334]-用于农业的电子设备，例如用于监视农田和农作物的状态的相机。
[0335]
<移动体的应用例>
[0336]
根据本公开的技术(本技术)能够应用于各种产品。例如，根据本公开的技术也可以被实现为安装在下列任何类型的移动体上的装置，所述移动体例如是：汽车、电动汽车、混合动力汽车、电动摩托车、自行车、个人移动设备、飞机、无人机、轮船、或机器人。
[0337]
图21是示出作为能够应用根据本公开的技术的移动体控制系统的示例的车辆控制系统的示意性构造示例的框图。
[0338]
车辆控制系统12000包括通过通信网络12001彼此连接的多个电子控制单元。在图21所示的示例中，车辆控制系统12000包括：驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，作为集成控制单元12050的功能构造，示出了微型计算机12051、声音/图像输出单元12052以及车载网络接口(i/f)12053。
[0339]
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010起到下述各设备的控制装置的作用，这些设备是：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生设备；用于将驱动力传递到车轮的驱动力传递机构；用于调节车辆的转向角的转向机构；以及用于产生车辆的制动力的制动设备等。
[0340]
车身系统控制单元12020根据各种程序来控制设置在车体上的各种设备的操作。例如，车身系统控制单元12020起到下述各设备的控制装置的作用，这些设备是：无钥匙进入系统；智能钥匙系统；自动车窗装置；或者诸如前灯、后灯、刹车灯、转向信号灯或雾灯等各种灯。在这种情况下，能够将从代替钥匙的移动设备发送的无线电波或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、自动车窗装置或灯等。
[0341]
车外信息检测单元12030检测包括车辆控制系统12000的车辆的外部信息。例如，车外信息检测单元12030连接到摄像单元12031。车外信息检测单元12030使摄像单元12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以对诸如行人、车辆、障碍物、交通标志、或路面上的字母等物体执行检测处理或距离检测处理。
[0342]
摄像单元12031是用于接收光并且输出与所接收的光量对应的电信号的光学传感
器。摄像单元12031能够将该电信号作为图像输出，或者能够将该电信号作为距离测量信息输出。此外，由摄像单元12031接收的光可以是可见光，或者可以是诸如红外光等非可见光。
[0343]
车内信息检测单元12040检测车辆内部的信息。例如，车内信息检测单元12040连接到用于检测驾驶员状态的驾驶员状态检测单元12041。例如，驾驶员状态检测单元12041包括用于拍摄驾驶员的相机。基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或专注程度，或者可以判定驾驶员是否在打瞌睡。
[0344]
微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获取的车外或车内的信息来计算驱动力产生设备、转向机构、或制动设备的控制目标值，并且能够向驱动系统控制单元12010输出控制命令。例如，微型计算机12051能够执行旨在实现高级驾驶员辅助系统(adas：advanced driver assistance system)功能的协同控制，所述高级驾驶员辅助系统功能包括：车辆的碰撞避免或撞击减轻、基于跟随距离的跟随行驶、车速保持行驶、车辆的碰撞警告、或车辆的车道偏离警告等。
[0345]
此外，微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆周围的信息来控制驱动力产生设备、转向机构、或制动设备等，从而执行旨在实现不依赖驾驶员的操作而使车辆自主行驶的自动驾驶等的协同控制。
[0346]
此外，基于由车外信息检测单元12030获取的车辆外部信息，微型计算机12051能够向车身系统控制单元12020输出控制命令。例如，微型计算机12051能够根据由车外信息检测单元12030检测到的前车或对面来车的位置来控制前灯并将远光灯切换到近光灯，从而执行旨在防眩光的协调控制。
[0347]
声音/图像输出单元12052将声音或图像中的至少一者的输出信号发送到输出设备，该输出设备能够在视觉上或在听觉上向车上的乘客或车辆外部通知信息。在图21的示例中，作为输出设备，示出了音频扬声器12061、显示单元12062和仪器面板12063。例如，显示单元12062可以包括车载显示器(on-board display)或平视显示器(head-up display)中的至少一者。
[0348]
图22是示出摄像单元12031的安装位置的示例的图。
[0349]
在图22中，车辆12100包括作为摄像单元12031的摄像单元12101、12102、12103、12104和12105。
[0350]
例如，摄像单元12101、12102、12103、12104和12105被设置于如下位置：车辆12100的前鼻、后视镜、后保险杠和后门、以及车内的挡风玻璃的上部等。设置于前鼻的摄像单元12101和设置于车内的挡风玻璃的上部的摄像单元12105主要获取车辆12100前方的图像。设置于后视镜的摄像单元12102和12103主要获取车辆12100侧面的图像。设置于后保险杠或后门的摄像单元12104主要获取车辆12100后方的图像。由摄像单元12101和12105获取的车辆前方的图像主要用于检测前车、行人、障碍物、交通信号灯、交通标志、或车道等。
[0351]
顺便提及，图22示出了摄像单元12101～12104的摄像范围的示例。摄像范围12111表示设置于前鼻的摄像单元12101的摄像范围。摄像范围12112和12113分别表示设置于后视镜的摄像单元12102和12103的摄像范围。摄像范围12114表示设置于后保险杠或后门的摄像单元12104的摄像范围。例如，通过叠加由摄像单元12101～12104成像的图像数据，获得了从上方观看到的车辆12100的鸟瞰图像。
[0352]
摄像单元12101～12104中的至少一者可以具有获取距离信息的功能。例如，摄像单元12101～12104中的至少一者可以是由多个摄像元件构成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
[0353]
例如，微型计算机12051能够基于从摄像单元12101～12104获得的距离信息来确定与摄像范围12111～12114内的每个三维物体的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，从而能够将如下三维物体提取为前车：特别地，所述三维物体在行驶道路上最靠近车辆12100，并且在与车辆12100基本相同的方向上以预定速度(例如，大于或等于0km/h)行驶。此外，微型计算机12051能够预先设定在前车的前方要保持的跟随距离，并且能够执行自动制动控制(包括跟随停止控制)或自动加速控制(包括跟随起动控制)等。因此，可以执行旨在实现不依赖驾驶员的操作等而使车辆自主行驶的自动驾驶的协同控制。
[0354]
例如，基于从摄像单元12101～12104获得的距离信息，微型计算机12051能够将关于三维物体的三维物体数据分类为两轮车辆、普通车辆、大型车辆、行人或电线杆等以及其他三维物体的三维物体数据，提取所分类的三维物体数据，并且使用所提取的三维物体数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员在视觉上能够识别的障碍物和车辆12100的驾驶员在视觉上难以识别的障碍物。然后，微型计算机12051判断用于表示与各个障碍物发生碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并因此存在碰撞可能性的情况下，微型计算机12051通过音频扬声器12061或显示单元12062向驾驶员输出警告，或者通过驱动系统控制单元12010执行强制减速或避让转向。从而微型计算机12051能够辅助驾驶以避免碰撞。
[0355]
摄像单元12101～12104中的至少一者可以是检测红外线的红外相机。例如，微型计算机12051能够通过判定摄像单元12101～12104的拍摄图像中是否存在行人，来识别出该行人。例如，通过以下过程来执行行人的这种识别：在作为红外相机的摄像单元12101～12104的拍摄图像中提取特征点；以及通过对表示物体轮廓的一系列特征点进行图案匹配处理，来判定该物体是否是行人。如果微型计算机12051判定摄像单元12101～12104的拍摄图像中存在行人并因此识别出该行人，声音/图像输出单元12052控制显示单元12062，使得在识别出的行人上叠加并显示用于强调的矩形轮廓线。此外，声音/图像输出单元12052也可以控制显示单元12062，使得在所期望的位置处显示用于表示行人的图标等。
[0356]
已经说明了根据本公开的技术适用的示例性车辆控制系统。根据本公开的技术例如适用于上述构造中的摄像单元12031。更具体地，例如，具有图5、图8、图13、图18和图19所示的比较器61
n
的图2所示的图像传感器2适用于摄像单元12031。通过将根据本公开的技术应用于摄像单元12031，现在可以以低成本设置能够应对ramp信号和vsl信号发生正常变化和反转变化两种情况的摄像单元12031，因此抑制车辆12100变昂贵。
[0357]
此外，本技术的实施例不限于上述实施例，并且可以在不脱离本技术的范围的情况下进行各种改变和修改。
[0358]
此外，本说明书中描述的有益效果仅是示例性的而不是限制性的，并且可以获得附加的有益效果。
[0359]
此外，本技术也可以如下构造。
[0360]
<1>
[0361]
一种比较器，其包括：
[0362]
差分对，将从像素输出的像素信号和电压可变的参考信号输入到所述差分对；
[0363]
电流镜，其连接至所述差分对；
[0364]
电压降机构，其连接在构成所述差分对的晶体管与构成所述电流镜的晶体管之间，并且能够使预定电压下降；和
[0365]
开关，其并联连接至所述电压降机构。
[0366]
<2>
[0367]
根据<1>所述的比较器，其中，
[0368]
所述电压降机构包括二极管连接的晶体管。
[0369]
<3>
[0370]
根据<1>或<2>所述的比较器，其中，
[0371]
在所述参考信号发生正常变化以降低所述电压的情况下，在确定所述比较器的工作点电位的自动归零操作期间和将所述像素信号和所述参考信号进行比较的比较操作期间，所述开关都接通；
[0372]
同时，在所述参考信号发生反转变化以升高所述电压的情况下，所述开关在所述自动归零操作期间断开，并且在所述比较操作期间接通。
[0373]
<4>
[0374]
根据<1>至<3>中任一项所述的比较器，还包括：
[0375]
第一电压降机构，其连接在构成所述差分对的一对晶体管中的一个晶体管与构成所述电流镜的一对晶体管中的一个晶体管之间；和
[0376]
第一开关，其并联连接至所述第一电压降机构，
[0377]
所述第一电压降机构和所述第一开关分别作为所述电压降机构和所述开关。
[0378]
<5>
[0379]
根据<4>所述的比较器，还包括：
[0380]
第二电压降机构，其连接在构成所述差分对的一对晶体管中的另一个晶体管与构成所述电流镜的一对晶体管中的另一个晶体管之间；和
[0381]
第二开关，其并联连接至所述第二电压降机构，
[0382]
所述第二电压降机构和所述第二开关分别作为所述电压降机构和所述开关。
[0383]
<6>
[0384]
根据<1>至<5>中任一项所述的比较器，其中，
[0385]
在构成所述差分对的一对晶体管中，输入所述像素信号的晶体管连接至放大器，所述放大器输出所述比较器的输出信号。
[0386]
<7>
[0387]
一种摄像装置，其包括：
[0388]
像素，其输出像素信号作为光电转换的结果；
[0389]
比较器，其将所述像素信号和电压可变的参考信号进行比较；以及
[0390]
计数器，其基于由所述比较器给出的所述像素信号与所述参考信号之间的比较结果，对改变所述参考信号直至所述像素信号和所述参考信号一致为止所需的时间长度进行计数，并且确定获得的计数值作为所述像素信号的模数(ad)转换结果，
[0391]
所述比较器包括：
[0392]
差分对，将所述像素信号和所述参考信号输入到所述差分对；
[0393]
电流镜，其连接至所述差分对；
[0394]
电压降机构，其连接在构成所述差分对的晶体管与构成所述电流镜的晶体管之间，并且能够使预定电压下降；以及
[0395]
开关，其并联连接至所述电压降机构。
[0396]
附图标记列表
[0397]1ꢀꢀ
光学系统
[0398]2ꢀꢀ
图像传感器
[0399]3ꢀꢀ
存储器
[0400]4ꢀꢀ
信号处理单元
[0401]5ꢀꢀ
输出单元
[0402]6ꢀꢀ
控制单元
[0403]
10
ꢀꢀ
像素阵列
[0404]
11
1,1
至11
m,n
ꢀꢀ
像素
[0405]
20
ꢀꢀ
控制单元
[0406]
21
ꢀꢀ
像素驱动单元
[0407]
22
ꢀꢀ
列并行ad转换单元
[0408]
311至31
n
ꢀꢀ
adc
[0409]
32
ꢀꢀ
自动归零控制单元
[0410]
32a 自动归零信号线
[0411]
33
ꢀꢀ
参考信号输出单元
[0412]
33a 参考信号线
[0413]
34
ꢀꢀ
时钟输出单元
[0414]
34a 时钟信号线
[0415]
411至41
m
ꢀꢀ
像素控制线
[0416]
421至42
n
ꢀꢀ
vsl
[0417]
431至43
n
ꢀꢀ
电流源
[0418]
51
ꢀꢀ
pd
[0419]
52
ꢀꢀ
传输tr
[0420]
53
ꢀꢀ
fd
[0421]
54
ꢀꢀ
复位tr
[0422]
55
ꢀꢀ
放大tr
[0423]
56
ꢀꢀ
选择tr
[0424]
611至61
n
ꢀꢀ
比较器
[0425]
621至62
n
ꢀꢀ
计数器
[0426]
101至106
ꢀꢀ
fet
[0427]
107,108
ꢀꢀ
开关
[0428]
109,110,121
ꢀꢀ
fet
[0429]
122
ꢀꢀ
开关
[0430]
131
ꢀꢀ
fet
[0431]
132
ꢀꢀ
开关
[0432]
201至206
ꢀꢀ
fet
[0433]
207,208
ꢀꢀ
开关
[0434]
209,210,221
ꢀꢀ
fet
[0435]
222
ꢀꢀ
开关
[0436]
231
ꢀꢀ
fet
[0437]
232
ꢀꢀ
开关。