第一种方法比较取样结果E〈n>及D〈n>，也就是 比较取样结果E〈n>及D〈n>的绝对值，并且依据表一来产生比较结果A〈n>。而判断电路440 及判断电路840依据比较结果A〈n>及输入讯号D in或取样结果D〈n>来产生判断结果G，判 断结果G反应等化器等化过度或不足。判断电路440及判断电路840只有在以下的状况才 会产生判断结果G :当D〈n-1>弇D〈n>且D〈n> = D〈n+1>时（也就是当（D〈n-1>X0R D〈n>)= 1且（D〈n>XN0R D〈n+1>) = 1时，XNOR代表反互斥或运算子），也就是说，当取样结果E〈n> 及D〈n>所对应的单元间隔，与其前一单元间隔具有不同的输入资料，且与其后一单元间隔 具有相同的输入资料时。而判断结果G与比较结果A〈n>及取样结果D〈n>的关系如表五所 示：
[0054] 表五：
[0057] 如图12A所示，不论是曲线1210或是曲线1220, |E〈n>|皆小于|D〈n>|，因此比较 电路430依据表一将输出比较结果A〈n>为0,而判断电路440及840依据表五产生的判断 结果G为Up (表示等化器等化不足）；相对的，在图12B中，不论是曲线1230或是曲线1240， E〈n>|皆大于|D〈n>|，因此比较电路430依据表一将输出比较结果A〈n>为1，而判断电路 440及840依据表五产生的判断结果G为Dn (表示等化器等化过度）。
[0058] 请参阅图13,其是本发明的等化讯号分析方法的一实施例的流程图。基本上步骤 S1310~S1340与图10中对应的步骤S1010~S1040相似，差别在于步骤S1330只采用第 一种比较方法，而相对应的，步骤S1340只有一种判断方式，也就是依据表五产生判断结果 G。而且在步骤 S1340 中，只有当（D〈n-1>X0R D〈n>) = 1 且（D〈n>XN0R D〈n+1>) = 1 时，才 输出判断结果G。同样的，此处的D〈n>(D〈n-l>、D〈n+l>同）为所述单元间隔所对应的输入 资料，为数字的逻辑值1或〇,等同于所述单元间隔的取样结果（E〈n>或D〈n>)经决策判断 后的逻辑值。
[0059] 综上所述，本发明的等化讯号分析电路及方法可以简单地利用取样结果E〈n>及 D〈n>，以及单元间隔所对应的输入资料来判断等化器的等化程度。在一个优选的实施例中， 前述的输入讯号Din即为经过等化器等化的讯号，也就是说，判断电路440及840可以依据 表二或表四的判断逻辑来产生调整讯号Ctrl，并且同时依据表五的判断逻辑来产生判断结 果G。因此当本发明的电路或方法应用于讯号的接收端时，可以使讯号接收端调整取样时脉 的取样位置至输入讯号的振幅极大处，且一并调整等化器的增益，因此可以更准确地还原 输入资料。
[0060] 由于本技术领域具有通常知识者可藉由图4至图8的装置发明的公开内容来了 解图10及图13的方法发明的实施细节与变化，因此，为避免赘文，在不影响所述方法发明 的公开要求及可实施性的前提下，重复的说明在此予以节略。请注意，前述附图中，元件的 形状、尺寸、比例以及步骤的顺序等仅为示意，供本技术领域具有通常知识者了解本发明之 用，非用以限制本发明。另外，本技术领域人士可依本发明的公开内容及自身的需求选择性 地实施任一实施例的部分或全部技术特征，或者选择性地实施复数个实施例的部分或全部 技术特征的组合，藉此增加本发明实施时的弹性。
[0061] 虽然本发明的实施例如上所述，然而这些实施例并非用来限定本发明，本技术领 域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此 种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视 本说明书的申请专利范围所界定者为准。
[0062] 【符号说明】
[0063] 400、800时脉资料回复电路
[0064] 410时脉产生电路
[0065] 420取样电路
[0066] 430比较电路
[0067] 440、840 判断电路
[0068] 510相位调整电路
[0069] 520、522、530、532 反相器
[0070] 524、534、720、740 电容
[0071] 710、730 开关元件
[0072] S1010 ~S1050、S1310 ~S1340 步骤
[0073] 1210、1220、1230、1240 曲线。
【主权项】
1. 一种时脉资料回复电路，用来依据一参考时脉取样一输入讯号以产生复数取样结 果，包含： 一时脉产生电路，用来依据所述参考时脉产生一第一取样时脉及一第二取样时脉，所 述第一取样时脉及所述第二取样时脉的相位差大于零且小于所述输入讯号的一单元间隔 (unit interval, UI)的二分之一，每一单元间隔对应一输入资料； 一取样电路，耦接所述时脉产生电路及所述输入讯号，用来依据所述第一取样时脉及 所述第二取样时脉对所述输入讯号的连续单元间隔做取样，每一单元间隔分别对应所述第 一取样时脉及所述第二取样时脉产生一第一取样结果及一第二取样结果； 一比较电路，耦接所述取样电路，用来比较所述第一取样结果及所述第二取样结果以 产生一比较结果；以及 一判断电路，耦接所述比较电路，用来依据所述比较结果及所述输入资料产生一调整 讯号； 其中，所述时脉产生电路依据所述调整讯号调整所述第一取样时脉及所述第二取样时 脉，使每一单元间隔的两笔取样结果的至少其中之一实质上对应所述输入讯号于所述单元 间隔的振幅极大处。2. 根据权利要求1所述的时脉资料回复电路，其中所述比较电路比较所述第一取样结 果的绝对值及所述第二取样结果的绝对值，并且所述判断电路于所述第一取样结果及所述 第二取样结果所对应的单元间隔，与其相邻的单元间隔具有不同的输入资料时才输出所述 调整讯号，所述第一取样时脉领先所述第二取样时脉，且当所述比较结果指示所述第一取 样结果的绝对值大于所述第二取样结果的绝对值，所述调整讯号令所述时脉产生电路提前 所述第一取样时脉及所述第二取样时脉的相位。3. 根据权利要求1所述的时脉资料回复电路，其中所述比较电路比较所述第一取样结 果的绝对值及所述第二取样结果的绝对值，并且所述判断电路于所述第一取样结果及所述 第二取样结果所对应的单元间隔，与其相邻的单元间隔具有不同的输入资料时才输出所述 调整讯号，所述第一取样时脉领先所述第二取样时脉，且当所述比较结果指示所述第一取 样结果的绝对值小于所述第二取样结果的绝对值，所述调整讯号令所述时脉产生电路延迟 所述第一取样时脉及所述第二取样时脉的相位。4. 根据权利要求1所述的时脉资料回复电路，其中所述比较电路比较所述第一取样结 果及所述第二取样结果，并且所述判断电路于所述第一取样结果及所述第二取样结果所对 应的单元间隔，与其相邻的单元间隔具有不同的输入资料时才输出所述调整讯号，所述第 一取样时脉领先所述第二取样时脉，且当以下情况之一发生时，所述判断电路所输出的所 述调整讯号令所述时脉产生电路提前所述第一取样时脉及所述第二取样时脉的相位 ： 当所述比较结果指示所述第一取样结果大于所述第二取样结果且所述第一或第二取 样结果指示其所对应的单元间隔的输入资料为高准位时；以及 当所述比较结果指示所述第一取样结果小于所述第二取样结果且所述第一或第二取 样结果指示其所对应的单元间隔的输入资料为低准位时。5. 根据权利要求1所述的时脉资料回复电路，其中所述比较电路比较所述第一取样结 果及所述第二取样结果，并且所述判断电路于所述第一取样结果及所述第二取样结果所对 应的单元间隔，与其相邻的单元间隔具有不同的输入资料时才输出所述调整讯号，所述第 一取样时脉领先所述第二取样时脉，且当以下情况之一发生时，所述判断电路所输出的所 述调整讯号令所述时脉产生电路延迟所述第一取样时脉及所述第二取样时脉的相位： 当所述比较结果指示所述第一取样结果大于所述第二取样结果且所述第一或第二取 样结果指示其所对应的单元间隔的输入资料为低准位时；以及 当所述比较结果指示所述第一取样结果小于所述第二取样结果且所述第一或第二取 样结果指示其所对应的单元间隔的输入资料为高准位时。6. 根据权利要求1所述的时脉资料回复电路，其中所述时脉产生电路包含： 一相位调整电路，耦接所述参考时脉，用来调整所述参考时脉的相位； 一第一反相器，其输入端耦接所述相位调整电路； 一第一电容，稱接于所述第一反相器的输出端与一参考准位之间； 一第二反相器，其输入端f禹接所述第一反相器的输出端，其输出端输出所述第一取样 时脉； 一第三反相器，其输入端耦接所述相位调整电路； 一第二电容，耦接于所述第三反相器的输出端与所述参考准位之间；以及 一第四反相器，其输入端耦接所述第三反相器的输出端，其输出端输出所述第二取样 时脉； 其中所述第一电容与所述第二电容的电容值不相等。7. -种时脉资料回复方法，用来依据一参考时脉取样一输入讯号以产生复数取样结 果，包含： 依据所述参考时脉产生一第一取样时脉及一第二取样时脉，所述第一取样时脉及所述 第二取