对本发明的第2实施方式进行说明。图6示出本实施方式的摄像装置的结构 的一例。图6所示的摄像装置1具有：摄像部2、读出电流源部5、模拟部6、垂直选择部12、 水平选择部14、ADC群15、输出部17、时钟生成部18、参照信号生成部19、以及控制部20。
[0083] 摄像部2中包含光电二极管（光电转换元件）和像素内放大器，输出与入射光量 对应的像素信号的单位像素3按照行列状进行配置。控制部20是用于从摄像部2中读出 像素信号，并进行AD转换的控制电路。垂直选择部12经由行控制线11进行摄像部2的行 地址和行扫描的控制。水平选择部14进行ADC群15的列地址和列扫描的控制。读出电流 源部5是用于将来自摄像部2的像素信号读出作为电压信号的电流源。模拟部6根据需要 实施放大等处理。
[0084] 参照信号生成部19生成作为参照信号的斜波，其电压值随着时间的经过而增加 或者减少。时钟生成部18具有VC0100,根据由控制部20提供的起动脉冲而生成时钟信号。
[0085] ADC群15具有η (η为2以上的自然数）比特的数字信号转换功能，具有在与各像 素列对应的每个垂直信号线13上设置的列ADC部16。列ADC部16与参照信号生成部19 和时钟生成部18 -同构成模拟-数字转换单元（AD转换电路），该模拟-数字转换单元将 从摄像部2的选择像素行的单位像素3读出的模拟的像素信号转换成数字数据。
[0086] 列ADC部16具有比较部109、锁存部108、计数部103、存储部104。比较部109对 来自参照信号生成部19的斜波与每个行控制线11上从单位像素3经由各垂直信号线13 而得到的模拟信号进行比较。锁存部108具有锁存电路，其对由从时钟生成部18输出的多 个时钟信号构成的下位相位信号的逻辑状态进行锁存（保持/存储）。计数部103将构成 该下位相位信号的时钟信号中的1个作为计数时钟进行计数。比较部109进行斜波与模拟 信号的比较的时间是与像素信号的电压值对应的时间，计测该时间而得到的结果作为由锁 存部108锁存的下位相位信号的数据与计数部103进行计数后的结果的数据而被得到。
[0087] 将锁存在锁存部108和计数部103中的数据传输到存储部104。存储部104与水 平传输线连接。输出部17包含读出放大器电路，针对输出到水平传输线的数据进行二进制 化和减法运算，将最终的AD转换结果的数据输出到摄像装置1的外部。
[0088] 接着，对摄像装置1的动作进行说明。利用第1次的读出动作，从摄像部2的选择 行的各单位像素3中，作为模拟的像素信号，读出包含像素信号的杂音的复位电平，然后利 用第2次的读出动作读出信号电平。并且，复位电平与信号电平经由垂直信号线13按照时 间序列输入到ADC群15。
[0089] 在从任意的行的单位像素3向垂直信号线13的第1次的读出稳定后，通过参照信 号生成部19生成使参照电压按时间变化的斜波，输入到比较部109。比较部109进行斜波 与垂直信号线13的模拟信号之间的电压比较。与向比较部109输入斜波并行，通过计数部 103进行第1次的计数。
[0090] 在斜波与垂直信号线13的模拟信号之间的电压的大小关系反转时，比较部109的 输出反转，同时将与比较部109进行比较的期间对应的数据锁存在锁存部108和计数部103 中。在该第1次的读出时，由于单位像素3的复位电平的偏差通常较小，并且复位电压在所 有像素中是共同的，因此输出到任意的垂直信号线13的模拟信号的电压与已知的值大约 相等。因此，在第1次的复位电平的读出时，能够通过适当调整斜波的电压而进一步缩短比 较期间。将锁存在锁存部108和计数部103中的数据传输到存储部104。
[0091] 在第2次的读出时，在复位电平的基础上读出与每个单位像素3的入射光量对应 的信号电平，进行与第1次的读出相同的动作。即，在从任意的行的单位像素3向垂直信号 线13的第2次的读出稳定后，由参照信号生成部19生成斜波，输入到比较部109。比较部 109进行斜波与垂直信号线13的模拟信号之间的电压比较。与向比较部109输入斜波并行 地，通过计数部103进行第2次的计数。
[0092] 在斜波与垂直信号线13的模拟信号之间的电压的大小关系反转时，比较部109的 输出反转，同时将与比较部109进行比较的期间对应的数据锁存在锁存部108和计数部103 中。将锁存在锁存部108和计数部103中的数据传输到存储部104。
[0093] 在以上的2次读出结束后，通过水平选择部14,保持在存储部104中的第1次和 第2次的数据经由水平传输线被输出部17(的读出放大器电路）所检测到。接着，在输出 部17中，对锁存在锁存部108中的数据进行二进制化，此外在从由第2次的读出得到的数 据中减去由第1次的读出得到的数据后，将减法运算后的数据输出到外部。然后，依次对每 行重复进行相同的动作，生成二维图像。另外，二进制化和减法运算也可以在列ADC部16 内实施。
[0094] 在本实施方式的摄像装置1中，通过应用例如第1实施方式的AD转换电路，而能 够使斜波的变化与VC0100的动作同步。由此，能够抑制AD转换结果的偏差和芯片面积的 增大。
[0095] 以上，参照附图对本发明的实施方式进行详细描述，但具体的结构不限于上述的 实施方式，还包含不脱离本发明的要旨的范围的设计变更等。
[0096] 产业上的可利用性
[0097] 本发明的各方式能够广泛应用于AD转换电路以及具有AD转换电路的摄像装置， 能够抑制AD转换结果的偏差和芯片面积的增大。
[0098] 标号说明
[0099] 1 :摄像装置；2 :摄像部；5 :读出电流源部；6 :模拟部；12 :垂直选择部；14 :水平 选择部；15 :ADC群；17 :输出部；18、1018 :时钟生成部；19、1019 :参照信号生成部；20 :控 制部；21、1021 :延迟部；22、23、1022、1022a、1022b :恒定电流源；103、1103 :计数部；104 : 存储部；108U108 :锁存部；109U109 :比较部。
【主权项】
1. 一种AD转换电路，其具有： 参照信号生成部，其具有至少具备电容元件和第1恒定电流源的积分电路，所述参照 信号生成部生成根据由所述第1恒定电流源输出的恒定电流而变化的参照信号； 比较部，其执行作为AD转换的对象的模拟信号与所述参照信号的比较处理，在所述参 照信号相对于所述模拟信号满足规定的条件的时机结束所述比较处理； 时钟生成部，其具有具备多个延迟单元的延迟部，该多个延迟单元根据由第2恒定电 流源输出的恒定电流，使所输入的信号延迟规定的时间后输出，所述时钟生成部输出基于 从所述多个延迟单元输出的信号的下位相位信号； 锁存部，其在所述比较处理结束的时机锁存所述下位相位信号；以及 计数部，其对基于所述下位相位信号的时钟进行计数， 在设m和n为正实数时， 所述第1恒定电流源输出由单位电流源根据偏置电压而输出的单位电流的m倍的电 流， 所述第2恒定电流源输出所述单位电流的n倍的电流， 所述AD转换电路根据所述锁存部所锁存的所述下位相位信号和所述计数部的计数结 果，输出与所述模拟信号对应的数字数据。2. 根据权利要求1所述的AD转换电路，其中， 所述单位电流源具有栅极被施加所述偏置电压的晶体管。3. -种摄像装置，其具有： 摄像部，在该摄像部中行列状地配置了多个像素，所述像素具有光电转换元件，并且输 出像素信号；以及 权利要求1或权利要求2所述的AD转换电路，其被输入与所述像素信号对应的模拟信 号。
【专利摘要】AD转换电路具有：参照信号生成部，其生成根据由所述第1恒定电流源所输出的恒定电流而发生变化的参照信号；比较部，其执行模拟信号与所述参照信号的比较处理，在所述参照信号相对于所述模拟信号满足规定的条件的时机结束所述比较处理；时钟生成部，其根据由第2恒定电流源输出的恒定电流，输出基于从多个延迟单元输出的信号的下位相位信号；锁存部，其在所述比较处理结束的时机锁存所述下位相位信号；以及计数部，其对基于所述下位相位信号的时钟进行计数，所述第1恒定电流源输出由单位电流源根据偏置电压而输出的单位电流的m倍的电流，所述第2恒定电流源输出所述单位电流的n倍的电流，所述AD转换电路根据所述锁存部所锁存的所述下位相位信号和所述计数部的计数结果，输出与所述模拟信号对应的数字数据。
【IPC分类】H03M1/56, H04N5/378
【公开号】CN105122652
【申请号】CN201480021141
【发明人】萩原义雄
【申请人】奥林巴斯株式会社
【公开日】2015年12月2日
【申请日】2014年3月13日
【公告号】WO2014171230A1