等各种电模块(均未图示)连接而设置。
[0038]在主基板4的背侧配设有背面罩3。该背面罩3成型为矩形状的平板的上端边以及下端边向前方曲折(参照曲折部3a)。在该背面罩3的下端边的曲折部3a设置有吸入口3bο该吸入口 3b被设置成多个狭缝状，该狭缝状位于背面罩3的下端边的折曲部3a的左端且将表背方向(前后方向)作为长边方向。风从该吸入口 3b流入各基板4、6与基板间框架5之间。
[0039]该背面罩3在背侧的金属部件设置有使离心式风扇单元2的风流通的开口(图1中未图示)，在该背面罩3的开口的背面侧固定有离心式风扇单元2。离心式风扇单元2从背面罩3的背面板的后面向后方突出设置。
[0040]离心式风扇单元2成为在具备大致正方形的凸缘的圆筒部内设置有叶片的构造。在上下左右方向的俯视时跨过主基板4的右端边4f来配设离心式风扇单元2的吸气口 2a。该离心式风扇单元2能够沿着主基板4的部件搭载面使风流入，经过开口 4a沿着接口基板6的部件搭载面使风流入，并向背面罩3的后侧方排出。
[0041]另外，背面罩3沿着背面板的上端边设置有开口 3c，并且沿着该开口 3c的下旁还设置有独立的开口 3d。这些开口 3c、3d分别被设置为沿左右方向形成长边方向。
[0042]沿着背面罩3的背面板的上端边的开口 3c被设置为用于使搭载在接口基板6上的连接器15通过的开口。沿着该开口 3c的下旁独立设置的开口 3d被设置为用于使搭载在主基板4上的连接器16通过的开口。安装于接口基板6以及主基板4的连接器16、15各自的部件比其它半导体部件(CPU等IC封装件)高。
[0043]图2表示主基板4的背面侧的搭载部件，图3表示主基板4的表面侧的搭载部件。如图2所示，在主基板4的背面侧主要搭载多媒体用、数字数据处理用的半导体封装件部件等各种电子部件。作为这些电子部件，例举PMIC(Power Management Integrated Circuit:电源管理集成电路)30、主CPU31、多个SDRAM32、闪存存储器33、影像处理用ASIC34、外部存储器用连接器35、LVDS(Low Voltage Differential Signaling:低电压差分信号)电路36、USB - Hub电路39、包括LVDS电路36的收发用连接器以及USB (Universal SerialBus:通用串行总线)的输入输出连接器的各种输入输出接口连接器16等。
[0044]如图2以及图3所示，上述的PMIC30、主CPU31、SDRAM32、闪存存储器33、影像处理用ASIC34、LVDS电路36、USB 一 Hub39分别被内置在分体的半导体封装件。因此，以下，在电方面说明时，对上述的名称附加附图标记来进行说明，在机械方面、热方面说明时，作为半导体封装件30、31...等附加与电功能部件相同的附图标记来进行半导体封装件的部件配置说明。
[0045]由于主CPU31进行高速数据处理，所以半导体封装件31发热。另外，由于PMIC30进行主CPU31的省电并监视电源，所以半导体封装件30也发热。S卩，在主基板4上搭载有2个主要的放热器件30、31。
[0046]另外，由于SDRAM32与主CPU31之间频繁地进行高速通信处理，所以半导体封装件32沿着半导体封装件31的紧旁边的周边配置有多个(四个X 2:表背合计8个)。
[0047]闪存存储器33是存储车辆用电子设备I的启动程序的存储介质，半导体封装件33被接近配置于内置有主CPU的半导体封装件31的紧旁边。这些半导体封装件32、33以半导体封装件31为中心被配置在第I规定距离以内。
[0048]如图2以及图3所示，主基板4上，在其右侧边设置有开口 4a。该开口 4a成为设置于最背部的离心式风扇单元2的吸入风的通风口，成为为了高效地冷却2枚基板4以及6所需的开口。
[0049]图2所示的SDRAM32沿着主CPU31的上边并设有多个(例如2个)，并且在主CPU31的右侧边的旁边纵向并设有多个(例如2个)。由此，半导体封装件32在主基板4的背面焊接有多个(例如4个)。另外，在主CPU31的右侧边旁边的下部配设有内置闪存存储器的半导体封装件33。另外，如图2所示，在沿着主CPU31的上边的SDRAM32上配设有LVDS电路36。
[0050]如图3所示，在主基板4的表面侧主要配设有SDRAM32、LVDS电路36、输入输出接口电路(1H) 37、CGIC(Clock Generate Integrated Circuit:时钟产生集成电路)38 的半导体封装件。
[0051]在与主基板4的背面的半导体封装件32夹着主基板4分别对置的位置配设有多个(例如4个)主基板4的表面侧的SDRAM的半导体封装件32。
[0052]配置在基板4的背面的主CPU31与配置在主基板4的表面侧的SDRAM32之间通过主基板4内的多层布线进行通信。另外，主基板4的表面侧的LVDS电路36也夹着基板4与背面侧的LVDS电路36对置配置。
[0053]这些表背的LVDS电路36分别构成接收器、发射器，并与连接器16接近配置。CGIC38对需要计时的电子部件(例如主CPU31、输入输出接口电路37)供给时钟信号。CGIC的半导体封装件38与半导体封装件31的左侧边的旁边且输入输出接口电路的半导体封装件37的下侧相互接近配置。
[0054]另外，输入输出接口电路(1H) 37与主CPU31总线连接。因此，这些半导体封装件31,37夹着主基板4而相互接近配置。
[0055]半导体封装件37被配设在主CPU的半导体封装件31的左上旁，通过这些封装件31以及37接近配置，能够极力抑制数据通信时所产生的噪声放射。另外，输入输出接口电路37也与周边电路34、LVDS电路36电连接。
[0056]其它，虽然未图示，但主基板4的表面、背面侧也配置有各种晶体管、电阻部件、芯片电容等电子部件。这些半导体封装件30?34、36?38以及其它电子部件35等与螺钉12的固定用的贯通孔4z分离规定的距离以上而被配置(参照范围4za)，在主基板4的表面、背面，可配置部件的空间被填埋。
[0057]若靠近贯通孔4z配置各种半导体封装件30?34、36?38的电极焊盘，则对与电极焊盘熔敷接合的焊接部施加应力，所以不优选在贯通孔4z的附近焊接部件，在贯通孔4z的周围的规定范围4za内不配置电子部件。另外，在主基板4上，在PMIC的半导体封装件30与一个贯通孔4z之间形成有圆弧状的狭缝4zb。该狭缝4zb是用于缓和主基板4所产生的变形的狭缝，由此，能够降低给予至半导体封装件30的应力，能够极力抑制焊料接合部的裂缝。
[0058]在本实施方式中，在SDRAM的半导体封装件32的部件安装方式上具备特征，所以进行该说明。图4示意性地表示半导体封装件32。半导体封装件32由例如具备数十个焊球 32a 的 BGA(Ball Grid Array)构成，在内插式基板(Interposer substrate)的下部例如配置数十个焊球32a作为端子而构成。
[0059]图5表示从半导体封装件32的下表面观察到的焊球32a的分配，图6表示主基板4的半导体封装件32的安装面中的布局。如图5所示，若对SDRAM的半导体封装件32进行大体划分，则具备电源端子Vl以及信号端子SI。
[0060]电源端子Vl具备电源电压输入功能。对于电源端子Vl而言，例如各端子分别被分配为1.8V电源电压端子VDD、VDDQ、VDDL、接地电压端子VSS、VSSDL、VSSQ。
[0061]例如，在半导体封装件32的最外侧(焊球32a)分配有四个1.8V电源电压的输入端子VDD。另外，在半导体封装件32的最外侧(焊球32a)分配有三个1.8V电源电压的输入端子VDDQ。另外，在半导体封装件32的最外侧(焊球32a)分配有三个接地电压的输入端子VSS。
[0062]另外，信号端子SI分别具备信号输入功能或者/以及信号输出功能，例如被分配为地址输入端子AO?A14、存储地址输入端子BA、BA2、时钟输入端子CK、/CK、时钟使能端子CKE、允许写入端子/WE、芯片选择端子/CS、数据输入输出端子DQO?DQ3等。省略球分配的详细说明，但若例举例子，则地址输入端子AO?A14被配置在图5中的下侧的4行。
[0063]这些个别的信号输入功能或者/以及信号输出功能例如被逐一分配至半导体封装件32的全部焊球32a。因此，这些信号端子SI例如即使一个产生电连接不良，则功能上不进行动作。因此，在本实施方式中，对全部焊球32a设定重要度，根据这些焊球32a的功能性优先度(重要度)来变更主基板4的布线图案。
[0064]图5中，如以下那样设定“黑圆端子”、“白圆”、“带阴影的端子”的优先度。优先度第一的是“黑圆端子”，第二的是“白圆”，第三的是“带阴影的端子”。如该图5所示，将半导体封装件32的最外侧的信号端子SI (例如，数据输入输出端子DQ4?DQ7、存储地