使用镀制抗蚀剂对通孔结构进行同时且选择性的宽间隙分割的制作方法
【专利说明】使用镀制抗蚀剂对通孔结构进行同时且选择性的宽间隙分割
[0001]在35 U.S.C.§ 119下要求优先权
[0002]本专利申请要求于2013年3月15日提交的美国临时美国专利申请N0.61/801，134以及于2014年3月11日提交的美国实用专利申请N0.14/205，331的优先权，这两个专利申请被转让给其受让人并且由此通过引用方式全部被明确地并入到本文中。
技术领域
[0003]本发明涉及印刷电路板(PCB)，更具体地，涉及用于通过在PCB叠层(stackup)内使用镀制抗蚀剂(plating resist)将通孔(via)结构同时分割成电隔离部分的系统和方法，以使得多个电信号能够在不彼此干扰的情况下穿过每个电隔离部分。
【背景技术】
[0004]客户日益增加地要求更快且更小的电子产品。当销售新的电子应用时，PCB的使用已极大地增加。通过将多个导电层与一个或更多个非导电层进行层压来形成PCB。当缩小PCB的尺寸时，其电互连的相对复杂性增加。
[0005]镀制通孔结构通常被用于使得信号能够在PCB的层之间行进。镀制通孔结构是PCB内的用作用于传输电信号的介质的镀制孔。例如，电信号可以通过PCB的一个层上的迹线，通过镀制通孔结构的导电材料，然后行进到PCB的不同的层上的第二迹线中。
[0006]不幸地，由于现有技术中的局限性，镀制通孔结构可以比必需的长，以执行电连接的功能。例如，镀制通孔结构可以完全地延伸穿过PCB，但是仅连接两个最邻近的层上的两条迹线。结果，可以形成一条或更多条短截线(stub)。短截线是镀制通孔结构内的过量的导电材料，其不必要传送电信号。
[0007]当通过镀制通孔结构来传输高速信号时，“短截线效应”可能使信号失真。短截线效应是无用的过量的导电材料存在于镀制通孔结构中的结果。当信号的一部分远离迹线连接转移并且转移到镀制通孔结构的一条或更多条短截线中时，短截线效应发生。信号的该部分可以在一些延迟之后从短截线的端部朝向迹线连接反射。该延迟的反射可能干扰信号完整性，并且增加例如信号的比特差错率。短截线效应的恶化效应可以随着短截线的长度而增加。以10吉比特每秒行进的信号的差不多50%的信号衰减可能是由于镀制通孔结构中的短截线而导致的。具有短短截线的通孔结构可以被制造，但是要求顺序的处理，这显著地增加了成本。
[0008]图1是现有技术中的具有镀制通孔结构110和短截线170的PCB 100的示图。PCB100包括由非导电介电层120分离的导电层130。通常，镀制通孔结构110包括桶(barrel)(即，通孔结构的轴)，该筒具有圆柱体的形状并且被镀制有导电材料180。镀制通孔结构110使得电信号160能够从PCB 100的第一导电层130上的迹线140传输到第二导电层130上的迹线150。镀制通孔结构110的短截线170是镀制通孔结构110的不必要的部分，其可能产生短截线效应。
[0009]图2是现有技术中的在通过反钻来去除短截线170(如图1中所示)之后的具有镀制通孔结构110的PCB 100的示图。反钻镀制通孔结构110的不必要的部分以减少或去除短截线170是用于减少短截线效应的一种方法。反钻是对顺序的层处理的一种可行的另选方案，但是具有局限性。通常，钻头(drill bit)反钻短截线170，因此去除镀制通孔结构110的不必要的过量的导电材料的部分。一旦钻头从镀制通孔结构I1去除短截线170的一部分，就产生经反钻的孔200。钻头通常是在计算机数控(CNC)钻机中的硬质合金钻头。作为反钻的结果，镀制通孔结构110的短截线170的该部分被去除，因此减少但未完全地消除寄生电容、寄生电感和时间延迟，这可能干扰信号完整性。
[0010]在大多数情况下，需要作出设计让步，以使得能够在钻孔设备的精确度方面存在偏差。如果反钻不精确(例如，太深或者偏离中心)，则镀制通孔结构110的功能部分可能被去除，并且PCB 100可能被毁坏。结果，必须重新构造并且反钻新的PCB 100。因此，减少了产量，并且增加了成本。
[0011]反钻处理还在能够可靠地保持的公差方面受到限制。反钻通常仅可控制到+/-5密耳(mil)的深度公差。在很多情况下，由于在层的强度和一致性方面的限制，导致需要作出进一步的设计让步，以使得能够改变钻孔的布置、宽度和方向。
[0012]又一个限制是，很多设计要求对短截线170可能在不同深度处的多个镀制通孔结构110进行反钻。这要求对钻具文件进行专门的编程，这花费生产时间和金钱。
[0013]此外，反钻多个镀制通孔结构110通常是一系列处理，使得反钻PCB 100所需的时间随着短截线170的数目而增加。如果任一条短截线170被不适当地反钻，则PCB 100可能被毁坏。因此，反钻多条短截线170增加损坏PCB 100的可能性。
[0014]另一个限制是，很多设计还要求从PCB 100的两个表面去除短截线。这要求PCB100在反钻处理期间被重新定向，这进一步地花费时间，要求附加的编程，并且将可能的误差添加到反钻处理的精确度。
[0015]此外，钻头倾向于破损，这减少了产量并且要求重做PCB 100。重做每个单独的镀制通孔结构110的处理增加循环时间，并且增加生产的成本。此外，钻头昂贵，这进一步地抬尚成本。
[0016]反钻的一个结果是，被去除的短截线桶的容积(volume)在电路路由的背景下不起作用。在任何层上没有其它迹线或互连能够通过被去除的短截线的容积。电路迹线需要包围这些容积而重新路由。在大多数情况下，需要添加附加层，以有效地路由给定设计中的所有迹线，因此增加了复杂性和成本。
[0017]可以使用本领域中已知的方法(诸如顺序处理技术)来将PCB分离成两个或更多个部分，以减少短截线长度或增加布线密度。利用顺序处理，两个单独的PCB子组件被单独地制造。随后将这两个子组件层压在一起，并且镀制贯通孔(through-hole)或者通孔，以将这两个单独的PCB连接成一个。短截线可以按照该方式进行控制，但是不限于这两个单独的子组件之间的层。由于这种层压处理的“顺序特性”，因此要求附加的处理步骤，并且使得制造的成本和循环时间显著地增加。
【附图说明】
[0018]图1是现有技术中的具有镀制通孔结构和短截线的PCB的示图。
[0019]图2是现有技术中的具有在通过反钻去除短截线之后的镀制通孔结构的PCB的示图。
[0020]图3是描述了根据特定实施方式的具有通过镀制抗蚀剂而形成的镀制通孔结构的PCB的示图。
[0021]图4是描述了根据特定实施方式的覆盖有选择性地暴露于电磁辐射的蚀刻抗蚀剂层的芯子复合结构(core sub-composite structure)的不图。
[0022]图5是描述了根据本发明的特定实施方式的具有改变的蚀刻抗蚀剂的区域的子复合结构的导电层和介电层的示图。
[0023]图6是描述了根据特定实施方式的具有改变的蚀刻抗蚀剂的子复合结构的导电层和介电层以及被去除以形成导电层中的间距(clearance)的导电层的一部分的示图。
[0024]图7是描述了根据特定实施方式的在去除未改变的蚀刻抗蚀剂的情况下的子复合结构的导电层和介电层的示图。
[0025]图8是描述了根据特定实施方式的在镀制抗蚀剂沉积在间距内的情况下的子复合结构的导电层和介电层的示图。
[0026]图9是描述了根据特定实施方式的具有使用更厚的镀制抗蚀剂层而形成的分割的镀制通孔结构的PCB叠层的示图。
[0027]图10是描述了根据特定实施方式的具有通过在子复合结构的导电层和相邻的介电层中形成的间距中选择性地沉积镀制抗蚀剂而形成的分割的镀制通孔结构的PCB叠层的示图。
[0028]图11是描述了根据特定实施方式的具有通过在与子复合结构的顶部导电层共面的表面的反焊盘区域(ant1-pad reg1n)上的子复合结构的表面上选择性地沉积镀制抗蚀剂而形成的分割的镀制通孔结构的PCB叠层的示图。
[0029]图12是描述了根据特定实施方式的具有通过在子复合结构的表面上的导电区域或导电焊盘上选择性地沉积镀制抗蚀剂而形成的分割的镀制通孔结构的PCB叠层的示图。
[0030]图13例示了具有在镀制贯通孔(PTH)内形成的理想间隙(gap)的多层PCB叠层的一部分的横截面图。
[0031]图14例示了具有在镀制贯通孔(PTH)内形成的间隙的实际多层PCB叠层的一部分的横截面图。
[0032]图15例示了具有通过使用在一个或更多个介电层中的具有镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的宽的(纵向的)间隙/空隙(void)/间距的多层PCB的一部分的横截面图。
[0033]图16例示了具有通过使用在一个或更多个介电层中的具有镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的宽的(纵向的)间隙/空隙的多层PCB的一部分的横截面图。
[0034]图17例示了具有通过使用在一个或更多个介电层中的具有镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的宽的(纵向的)间隙/空隙的另一个多层PCB的一部分的横截面图。
[0035]图18例示了具有通过使用在一个或更多个介电层中的具有镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的宽的(纵向的)间隙/空隙的又一个多层PCB的一部分的横截面图。
[0036]图19例示了用于形成图15、图16、图17和/或图18的PCB的方法。形成第一芯或子复合结构。
[0037]图20例示了具有通过使用在一个或更多个介电层中的具有镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的宽的(纵向的)间隙/空隙的又一个多层PCB的一部分的横截面图。
[0038]图21例示了用于形成图20的PCB的方法。
[0039]图22例示了具有通过使用在至少一个芯或子复合结构内包括的具有镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的宽的(纵向的)间隙/空隙的又一个多层PCB的一部分的横截面图。
[0040]图23例示了用于在图22的多层PCB中形成扩展的通孔间隙/空隙/间距的方法。
[0041]图24例示了具有通过使用单个芯或子复合结构内的镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的宽的(纵向的)间隙/空隙的又一个多层PCB的一部分的横截面图。
[0042]图25例示了用于在图24的多层PCB中形成扩展的通孔间隙/空隙/间距的方法。
[0043]图26例示了具有通过使用在两个不同的芯或子复合结构内的镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的宽的(纵向的)间隙/空隙的又一个多层PCB的一部分的横截面图。
[0044]图27例示了用于在图26的多层PCB中形成扩展的通孔间隙/空隙/间距的方法。
[0045]图28例示了具有通过使用在一个或更多个介电层中的具有镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的多个宽的(纵向的)间隙/空隙/间距的又一个多层PCB的一部分的横截面图。
[0046]图29例示了具有通过使用在芯或子复合结构中具有镀制抗蚀剂材料以及在一个或更多个介电层中具有镀制抗蚀剂材料的多个点而在镀制贯通孔内形成的多个宽的(纵向的)间隙/空隙/间距的又一个多层PCB的一部分的横截面图。
[0047]图30例示了通过使用镀制抗蚀剂材料的多个点在镀制贯通孔内形成宽间隙/空隙。
【具体实施方式】
[0048]使信号恶化最小化的划算且高效的系统是为了通过控制导电材料在印刷电路板(PCB)的镀制通孔结构内的形成来电隔离、减少或者消除短截线。通孔结构内的镀制抗蚀剂的一个或更多个区域被用于通过在通孔结构中有意地创建一个或更多个空隙来抵抗导电材料的形成。结果，导电材料在通孔结构内的形成可以被限制于对于传输电信号所必需的这些区域。根据特定实施方式，将通孔结构分割成电隔离的段能够显著地增加PCB设计的路由能力或布线密度。这是因为分割的通孔的每个电隔离的段可以被用于电连接与特定段关联的层上的信号。
[0049]多层PCB可以是芯片基板、母板、背板、后面板、中心面、柔性或刚性柔性电路。本发明不限于在PCB中使用。通孔结构可以是用于将电信号从一个导电层传输到另一个导电层的镀制贯通孔。镀制通孔结构还可以是用于将电组件电连接到PCB上的其它电组件的组件安装孔。
[0050]电隔离、减少或消除PCB的通孔结构内的短截线的方法可以比反钻快并且高效。可以将镀制抗蚀剂同时设置在PCB的导电层和/或介电层中的很多间距内。在大多数情况下，PCB可以具有为约正的100，000量级的贯通孔和通孔。同时，多层PCB可以具有多个层。有利的是，分割通孔中的每一个，并且针对每个通孔将短截线控制到可变的程度。换句话说，每个通孔可以在不同的层和不同的位置处进行分割。为了能够在单个面板上同时分割所有通孔，在面板中的钻孔以及通孔的后续镀制之前，可以在制造PCB叠层期间所选的每个子复合芯的层上选择性地沉积镀制抗蚀剂。例如，可以同时形成PCB的一层内的所有间距。在另一个示例中，可以同时在PCB的所有通孔结构内形成导电材料。相反，如前所述，对于一个通孔结构通常执行一次反钻。因此，合并镀制抗蚀剂以限制短截线形成的方法可以使得能够比反钻快地生产PCB。
[0051]图3是描述了根据特定实施方式的具有通过镀制抗蚀剂370形成的镀制通孔结构330的PCB 300的示图。PCB 300包括由介电层320a_320e分离的导电层310a_310e。镀制通孔结构330被