2002的一部分的横截面图。多层PCB 2002可以包括多个介电层2006a、2006b、2006c和/或2006d、多个芯或子复合结构2012a、2012b和/或2012c。在多层PCB 2002内，可以在两个镀制抗蚀剂材料2004和2005之间形成间隙/空隙/间距2018。在本示例中，镀制抗蚀剂材料被沉积在第一芯或子复合结构2012b的第一表面以及第一芯或子复合结构2012b的第二表面上。因此，当形成穿过多层PCB 2002的镀制贯通孔2016时，除了沿着第一镀制抗蚀剂材料2004和第二镀制抗蚀剂材料2005之间的长度/间隙/空隙/间距2018，贯通孔的内表面被镀制有导电材料，以形成具有与第二通孔段2010电隔离的第一通孔段2008的分割的镀制贯通孔2016。
[0119]注意到，为了避免跨中间的芯或子复合结构2012b镀制，该中间的芯或子复合结构2012b可以在镀制处理期间不形成电流路径(例如，其不耦合至地或电源)，因此抑制镀制材料沿着中间的芯或子复合结构2012b的厚度沉积在贯通孔中。
[0120]图21例示了用于形成图20的PCB的方法。形成第一芯或子复合结构2102。例如，第一芯或子复合结构可以是芯或子复合结构2012b (图20)。可以蚀刻第一芯或子复合结构的至少一个导电层，以形成通孔焊盘、反焊盘和/或电迹线2104。例如，这种蚀刻可以用于形成到/从要形成通孔的点的电路径。然后，可以在第一芯或子复合结构的第一表面上沉积第一镀制抗蚀剂材料2106。例如，第一镀制抗蚀剂可以是芯或子复合结构2012b (图20)的顶表面上的镀制抗蚀剂2004(图20)。然后，可以在第一芯或子复合结构的第二表面上沉积第二镀制抗蚀剂材料2108。例如，第二镀制抗蚀剂可以是芯或子复合结构2012b (图20)的底表面上的镀制抗蚀剂2005(图20)。
[0121]然后，将第一芯或子复合结构层压到一个或更多个介电层和/或其它芯或子复合结构2110。然后，形成穿过第一芯或子复合结构、所述一个或更多个介电层、其它芯或子复合结构并且穿过第一镀制抗蚀剂和第二镀制抗蚀剂的贯通孔2112。除了沿着第一镀制抗蚀剂和第二镀制抗蚀剂之间的长度，可以利用导电材料镀制贯通孔的内表面，以形成具有与第二通孔段电隔离的第一通孔段的分割的镀制贯通孔2114。S卩，作为定位第一镀制抗蚀剂材料和第二镀制抗蚀剂材料(诸如图20中的2004和2005)的结果，镀制材料不粘附至第一镀制抗蚀剂材料和第二镀制抗蚀剂材料之间的区域，因此沿着镀制贯通孔产生空隙/间隙/间距。
[0122]图22例示了具有通过使用在至少一个芯或子复合结构内包括的具有镀制抗蚀剂材料2204和2205的多个点而在镀制贯通孔2216内形成的宽的(纵向的)间隙/空隙2218的又一个多层PCB 2202的一部分的横截面图。多层PCB 2202可以包括多个介电层2206a、2206b、2206c和/或2206d、多个芯或子复合结构2212a、2212b和/或2212c。在多层PCB2202内，可以在两个镀制抗蚀剂材料2204和2205之间形成间隙/空隙/间距2218。在本不例中，第一镀制抗蚀剂材料2204已被沉积在第一芯或子复合结构2212a的第一表面上。例如，第一镀制抗蚀剂材料2204可以被沉积在作为第一芯或子复合结构2212a的一部分的导电层或导电焊盘/迹线2214a上。第二镀制抗蚀剂材料2205可以被沉积在第二芯或子复合结构2212b内。例如，在正在形成这种结构的同时，第二镀制抗蚀剂材料2205可以被沉积在第二芯或子复合结构2212b的导电或介电层内。随后，当形成穿过多层PCB 2202的镀制贯通孔2216时，除了沿着在第一镀制抗蚀剂材料2204和第二镀制抗蚀剂材料2205之间的长度/间隙/空隙/间距2218，贯通孔的内表面被镀制有导电材料，以形成具有与第二通孔段2210电隔离的第一通孔段2208的分割的镀制贯通孔2216。
[0123]在一个不例中，第一芯或子复合结构2212b可以是包括设置在介电材料2222 (例如，预浸材料)的任一侧上的导电层(例如，箔)2220a和2220b的柔性的、半柔性的/半刚性的、或者刚性的结构。介电材料可以是例如预浸材料、接合片、和/或诸如固化或部分固化的树脂这样的子复合材料，并且这些介电材料可以被浸渍有加固或加强材料或者集料。固化或部分固化的树脂可以包括环氧树脂、聚酰亚胺、聚苯醚(PPO)、氰酸酯、碳氢化合物、聚四氟乙烯(PTFE)、双马来酰亚胺三嗪(BT)、酚树脂或者用于印刷电路板介电材料的作为纯的或混合的化合物的任何树脂。树脂浸渍加固可以被用于介电材料2222，并且可以包括机织织物或非机织织物玻璃纤维、Kevlar纤维、聚酯纤维、碳纤维、纤维素纤维或者用于印刷电路板的任何其它纤维。当使用非机织织物加固时，该加固可以是如斩碎的、粉末状的材料这样的纤维等。第二镀制抗蚀剂材料2205可以被沉积在介电层2222内。
[0124]在第二示例中，第一芯或子复合结构2212a可以是包括在中间具有一个或更多个介电层2226a、2226b、和/或2226c的一个或更多个导电层(例如，箔)2224a、2224b、2224c和/或2224d的柔性的、半柔性的/半刚性的、或者刚性的结构。在本示例中，复合结构2217在顶表面和底表面上具有导电层。第二镀制抗蚀剂材料2205可以被沉积在介电层2226b内。
[0125]在第三示例中，第一芯或子复合结构2212a可以是包括在中间具有一个或更多个导电层(例如，箔)2230a、2230b、2230c和/或2230d的一个或更多个介电层2228a、2228b、2228c、2228d和/或2228e的柔性的、半柔性的/半刚性的、或者刚性的结构。在本示例中，复合结构1619在顶表面和底表面上具有介电层。第二镀制抗蚀剂材料2205可以被沉积在介电层2228c内。
[0126]在一些示例中，芯/子复合结构2212a和/或2212b内的导电层中的一个或更多个可以包括可以已通过蚀刻导电层2220、2224和/或2230而形成的电迹线和/或焊盘。
[0127]图23例示了用于在图22的多层PCB中形成扩展的通孔间隙/空隙/间距的方法。可以蚀刻至少一个导电层，以形成通孔焊盘、反焊盘和/或电迹线2302。可以在所述至少一个导电层的第一表面上沉积第一镀制抗蚀剂22052304。然后，可以形成包含所述至少一个导电层以及一个或更多个导电层和/或介电层的第一芯或子复合结构2212b 2306。第二芯或子复合结构2212a还可以包含一个或更多个导电层和/或介电层2308。还可以在第二芯或子复合结构的表面上沉积第二镀制抗蚀剂2310。
[0128]然后，可以在一个或更多个步骤中将第一芯或子复合结构2212b、第二芯或子复合结构2212a、和/或一个或更多个介电层和/或其它芯或子复合结构层压在一起2312。可以形成穿过第一芯或子复合结构、第二芯或子复合结构、所述一个或更多个介电层和/或其它芯或子复合结构并且穿过第一镀制抗蚀剂和第二镀制抗蚀剂的贯通孔2314。除了沿着第一镀制抗蚀剂和第二镀制抗蚀剂之间的长度，可以利用导电材料镀制贯通孔的内表面，以形成具有与第二通孔段电隔离的第一通孔段的分割的镀制贯通孔2316。
[0129]图24例示了具有通过使用在单个芯或子复合结构内的镀制抗蚀剂材料2404和2405的多个点而在镀制贯通孔2416内形成的宽的(纵向的)间隙/空隙2418的又一个多层PCB 2402的一部分的横截面图。多层PCB 2402可以包括多个介电层2406a、2406b、2406c和/或2406d、多个芯或子复合结构2412a、2412b和/或2412c。在多层PCB 2402内，可以在两个镀制抗蚀剂材料2404和2405之间形成间隙/空隙/间距2418。在本示例中，第一镀制抗蚀剂材料2404已被沉积在第一芯或子复合结构2412b的第一表面上。例如，第一镀制抗蚀剂材料2404可以被沉积在作为第一芯或子复合结构2412b的一部分的导电层或导电焊盘/迹线2414a上。第二镀制抗蚀剂材料2405可以被沉积在第一芯或子复合结构2412a的第二表面上。例如，在正在形成这种结构同时，第二镀制抗蚀剂材料2405可以被沉积在第一芯或子复合结构2412b的导电或介电层内。随后，当形成穿过多层PCB 2402的镀制贯通孔2416时，除了沿着第一镀制抗蚀剂材料2404和第二镀制抗蚀剂材料2405之间的长度/间隙/空隙/间距2418，贯通孔的内表面被镀制有导电材料，以形成具有与第二通孔段2410电隔离的第一通孔段2408的分割的镀制贯通孔2416。
[0130]图25例示了用于在图24的多层PCB中形成扩展的通孔间隙/空隙/间距的方法。可以蚀刻至少一个导电层，以形成通孔焊盘、反焊盘和/或电迹线2502。可以在第一导电层上沉积第一镀制抗蚀剂24042504。可以在第一导电层上沉积第二镀制抗蚀剂24052506。然后，可以形成包含所述至少一个导电层、第一导电层、第二导电层和/或一个或更多个导电层和/或介电层的第一芯或子复合结构2412b 2508。
[0131]然后，可以在一个或更多个步骤中将第一芯或子复合结构2412b、和/或一个或更多个介电层和/或其它芯或子复合结构层压到一起2510。可以形成穿过第一芯或子复合结构、所述一个或更多个介电层和/或其它芯或子复合结构并且穿过第一镀制抗蚀剂和第二镀制抗蚀剂的贯通孔2512。除了沿着第一镀制抗蚀剂和第二镀制抗蚀剂之间的长度，可以利用导电材料镀制贯通孔的内表面，以形成具有与第二通孔段电隔离的第一通孔段的分割的镀制贯通孔2514。
[0132]图26例示了具有通过使用在两个不同的芯或子复合结构内的镀制抗蚀剂材料2604和2605的多个点而在镀制贯通孔2616内形成的宽的(纵向的)间隙/空隙2618的又一个多层PCB 2602的一部分的横截面图。多层PCB 2602可以包括多个介电层2606a、2606b、2606c和/或2606d、多个芯或子复合结构2612a、2612b和/或2612c。在多层PCB2602内，可以在两个镀制抗蚀剂材料2604和2605之间形成间隙/空隙/间距2618。在本不例中，第一镀制抗蚀剂材料2604已被沉积在第一芯或子复合结构2612a的第一表面上。例如，第一镀制抗蚀剂材料2604可以被沉积在作为第一芯或子复合结构2612a的一部分的导电层或导电焊盘/迹线2614a上。第二镀制抗蚀剂材料2605可以被沉积在第二芯或子复合结构2612b的第二表面上。例如，在正在形成这种结构的同时，第二镀制抗蚀剂材料2605可以被沉积在第二芯或子复合结构2612b的导电或介电层内。随后，当形成穿过多层PCB 2602的镀制贯通孔2616时，除了沿着第一镀制抗蚀剂材料2604和第二镀制抗蚀剂材料2605之间的长度/间隙/空隙/间距2618，贯通孔的内表面被镀制有导电材料，以形成具有与第二通孔段2610电隔离的第一通孔段2608的分割的镀制贯通孔2616。
[0133]图27例示了用于在图26的多层PCB中形成扩展的通孔间隙/空隙/间距的方法。可以蚀刻至少一个导电层，以形成通孔焊盘、反焊盘和/或电迹线2702ο可以在第一导电层上沉积第一镀制抗蚀剂26042704。然后，可以形成包含所述至少一个导电层、第一导电层、和/或一个或更多个导电层和/或介电层2706的第一芯或子复合结构2612a。
[0134]可以在第二导电层上沉积第二镀制抗蚀剂26052708。然后，可以形成包含第一导电层和/或一个或更多个导电层和/或介电层的第二芯或子复合结构2612b 2710。
[0135]然后，可以在一个或更多个步骤中将第一芯或子复合结构2612a、第二芯或子复合结构2612b、和/或一个或更多个介电层和/或其它芯或子复合结构层压到一起2712。可以形成穿过第一芯或子复合结构、第一芯或子复合结构、所述一个或更多个介电层和/或其它芯或子复合结构并且穿过第一镀制抗蚀剂和第二镀制抗蚀剂的贯通孔2714。除了沿着第一镀制抗蚀剂和第二镀制抗蚀剂之间的长度，可以利用导电材料镀制贯通孔的内表面，以形成具有与第二通孔段电隔离的第一通孔段的分割的镀制贯通孔2716。
[0136]图28例示了具有通过使用在一个或更多个介电层2806b和2806c中的具有镀制抗蚀剂材料2804、2805、2807和2809的多个点而在镀制贯通孔2816内形成的宽的(纵向的)间隙/空隙/间距2818的又一个多层PCB 2802的一部分的横截面图。多层PCB 2802可以包括多个介电层2806a、2806b、2806c和/或2806d、多个介电层、芯结构、或者子复合结构2812a、2812b和/或2812c。在多层PCB 2802内，可以分别在两个镀制抗蚀剂材料2804/2805或2807/2809之间形成间隙/空隙/间距2818a和2818b。在一个示例中，镀制抗蚀剂材料2804/2805已分别被沉积在第一芯或子复合结构2812a和第二芯或子复合结构2812b的第一表面上。类似地，镀制抗蚀剂材料2807/2809已分别被沉积在第二芯或子复合结构2812b的第二表面上和第三芯或子复合结构2812c上。随后，当形成穿过多层PCB2802的贯通孔2816时，除了沿着第一镀制抗蚀剂材料2804和第二镀制抗蚀剂材料2805之间的第一长度/间隙/空隙/间距2818a以及第三镀制抗蚀剂材料2807和第四镀制抗蚀剂材料2809之间的第二长度/间隙/空隙/间距2818b，贯通孔的内表面被镀制有导电材料，以形成具有彼此电隔离的第一通孔段2808、第二通孔段2814和第三通孔段2810的分割的镀制贯通孔2816。
[0137]注意到，图28中例示的通孔分割处理用于在单个镀制处理中形成内部