一种同步检测装置的制造方法
【技术领域】
[0001 ] 本发明涉及电子技术领域，特别涉及一种同步检测装置。
【背景技术】
[0002]随着科学技术的不断发展，通信技术也不断进步，脉冲信号作为一种信息的载体，在通信领域得到了广泛的应用。脉冲信号是一种离散信号，形状多种多样，如脉冲信号包括单脉冲信号、双脉冲信号。双脉冲信号是指在一个周期内产生两个脉冲信号，两个脉冲的宽度相同，且两个脉冲之间的时间间隔可以为任意间隔。
[0003]在采用双脉冲信号进行通信时，需要对双脉冲信号进行同步检测，但在现有技术中缺乏对双脉冲信号进行同步的方法。
【发明内容】
[0004]本申请实施例提供一种同步检测装置，用于解决现有技术中存在的缺乏对双脉冲信号进行同步的方法的技术问题，实现了准确同步双脉冲信号的技术效果。
[0005]本申请实施例提供一种同步检测装置，包括:
[0006]脉冲整形模块，用于基于接收到的双脉冲同步信号，输出标准双脉冲同步头信号;
[0007]同步判决模块，与所述脉冲整形模块相连，用于判断所述标准双脉冲同步头信号是否满足预设同步判决条件。
[0008]可选的，所述装置还包括:
[0009]延迟输出模块，与所述同步判决模块相连，用于在所述标准双脉冲同步头信号满足所述预设同步判决条件时，接收由所述同步判决模块生成的同步标识信号，并对所述同步标识信号进行延迟处理，输出延迟后的同步标识信号。
[0010]可选的，所述装置还包括:
[0011]时钟模块，用于向所述脉冲整形模块、所述同步判决模块、所述延迟输出模块提供相同的工作时钟信号，以使所述脉冲整形模块、所述同步判决模块、所述延迟输出模块并行工作。
[0012]可选的，所述脉冲整形模块用于:在所述双脉冲同步信号的同步头脉冲信号满足预设整形判决条件时，输出所述标准双脉冲同步头信号。
[0013]可选的，所述脉冲整形模块包括:
[0014]M位移位寄存器，用于将与当前工作时钟信号对应的所述同步头脉冲信号存储到M位移位寄存器中的第I位触发器中，以及将与上一工作时钟信号对应的且存储在所述第I位触发器至第W位触发器中的数据移动到第2位触发器至第W+1位触发器中，其中，M，W为正整数，且M大于W。
[0015]可选的，所述脉冲整形模块还包括:
[0016]整形信号输出模块，用于在所述M位移位寄存器中存储的数据满足所述预设整形判决条件时，输出所述标准双脉冲同步头信号。
[0017]可选的，所述整形信号输出模块用于:
[0018]在所述M位移位寄存器中存储的数据满足第一预设整形判决条件或在所述M位移位寄存器中存储的数据满足第二预设整形判决条件时，输出脉冲宽度为一个所述工作时钟信号长度的高电平，以及在不满足所述第一预设整形判决条件时，输出脉冲宽度为一个所述工作时钟信号长度的低电平。
[0019]可选的，所述第一预设整形判决条件为在所述同步头脉冲的上升沿到达时，所述M位移位寄存器中的所述第I位触发器中存储的数据为0，以及依次取i为2到N+1，第i位触发器中存储的数据均为I ;所述第二预设整形判决条件为在所述同步头脉冲的下降沿到达时，所述M位移位寄存器中的所述第W+1位触发器存储的数据为0，以及依次取i为O到N-1，第W-1位触发器中存数的数据均为1，其中，N为小于等于W的正整数。
[0020]可选的，所述同步判决模块包括:
[0021]S位移位寄存器，用于将与当前工作时钟信号对应的所述标准双脉冲同步头信号存储到S位移位寄存器中的第I位触发器中，以及将与上一工作时钟信号对应的且存储在所述第I位触发器至第I+J位触发器中的数据移动到第2位触发器至第Ι+J+l位触发器中；
[0022]其中，I为所述同步头脉冲的脉冲间隔与所述工作时钟信号周期的比值，J为所述同步脉冲允许抖动的最大时间范围与所述工作时钟信号周期的比值。
[0023]可选的，所述同步判决模块还包括:
[0024]同步信号输出模块，用于在所述S位移位寄存器中存储的数据满足所述同步判决条件时，输出所述同步标识信号。
[0025]可选的，所述同步信号输出模块用于:
[0026]在所述S位移位寄存器中存储的数据满足所述同步判决条件时，输出脉冲宽度为一个所述工作时钟信号长度的高电平，以及在不满足所述同步判决条件时，输出脉冲宽度为一个所述工作时钟信号长度的低电平。
[0027]可选的，所述同步判决条件为:所述S位移位寄存器中的所述第I位触发器存储的数据为1，以及第1-J位触发器至所述第I+J位触发器中至少有一位触发器中存储的数据为
1
[0028]可选的，所述延迟输出模块包括:
[0029]计数器，用于在所述同步标识信号的上升沿到达时，执行初始化操作并开始计数，其中，所述计数器的计数频率与所述工作时钟信号的频率相同。
[0030]可选的，所述延迟输出模块包括:
[0031]延迟信号输出模块，用于输出所述延迟后的同步标识信号。
[0032]可选的，所述延迟信号输出模块用于:在所述计数器的计数值达到预设输出延迟参数值时，输出脉冲宽度为一个所述工作时钟信号长度的高电平，且在所述计数器的计数值未达到所述预设输出延迟参数时，输出脉冲宽度为一个所述工作时钟信号长度的低电平。
[0033]本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果:
[0034]—、本申请实施例中的方案通过脉冲整形模块，对接收到的双脉冲同步信号进行整形处理，输出标准双脉冲同步头信号，并判断标准双脉冲同步头信号是否满足预设同步判决条件。在满足所述预设同步判决条件时则表明该双脉冲信号为需要接收的信号，在不满足所述预设同步判决条件时则表明该双脉冲信号不是需要接收的信号。且在满足所述预设同步判决条件时对该信号进行接收及后续处理。可见，本申请实施例中的方案能够有效解决现有技术中存在的缺乏对双脉冲信号进行同步的方法的技术问题，实现了准确同步双脉冲信号的技术效果。
[0035]二、本申请实施例中的脉冲整形模块中包括M位移位寄存器，同步判决模块中包括S位移位寄存器，延迟输出模块中包括计数器，用户可以根据实际需要同步的脉冲信号的特征来具体设置寄存器以及计数器的值。因此，本申请实施例中的方案能够实现灵活配置同步检测器的各项参数的技术效果。
[0036]三、本申请实施例中的同步检测器由于可以灵活配置各项参数，因此便于在任何一款FPGA(Field Programmable Gate Array，现场可编程门阵列)上进行移植，无需根据FPGA来重新设计检测电路，实现了缩短开发周期，降低设计成本的技术效果。
【附图说明】
[0037]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0038]图1为本申请实施例一提供的第一种同步检测装置的结构框图；
[0039]图2为本申请实施例一提供的第二种同步检测装置的结构框图；
[0040]图3为本申请实施例一提供的第三种同步检测装置的结构框图；
[00