三维(3d)集成电路(ic)(3dic)中的可调谐共用器以及相关组件和方法
【专利说明】H维（3D)集成电路（IC) (3DIC)中的可调谐共用器从及相 关组件和方法
[0001] 优先权要求
[0002] 本申请要求2013年5月6日提交并题为"TUNABLEDIPLEXERSIN THREE-DIMENSIONAL(3D)INTEGRATEDCIRCUITS(IC)(3DIC)ANDRELATEDCOMPONENTSAND METH0DS(S维（3D)集成电路（IC) (3DIC)中的可调谐共用器W及相关组件和方法）"美国 专利申请序列号13/887, 568的优先权，其通过引用被全部纳入于此。
[0003] 巧关申请
[0004] 本申请设及 2013 年 1 月 11 日提交并题为"DIPLEXERDESIGNUSINGTHROUGH GLASSVIATECHNOLOGY(使用穿玻通孔技术的共用器设计）"的美国临时专利申请序列号 61/751，539,该美国临时专利申请通过引用全部纳入于此。 阳00引本申请也设及该'539申请的发明转型，即2013年3月13日提交并题为"DIPLEXER DESIGNUSINGTHROUGHGLASSVIATECHNOLOGY(使用穿玻通孔技术的共用器设计）"的美 国专利申请序列号13/798, 733,该美国专利申请也通过引用全部纳入于此。
[0006] 宜量
[0007] I.公开领域
[0008] 本公开的技术一般设及集成电路，并尤其设及集成电路中的共用器设计。
[0009] II.背景
[0010] 无线通信工业持续发展W为消费者提供尽可能多的带宽。为了运一目的，许多无 线承运商为当代通信采纳了载波聚集策略。目P，诸如AT&T發的无线承运商可W拥有对于 特定地理区域中的两个频带（例如，700MHz和2GHz)的权限。为了使可用带宽最大化，无 线承运商可W将运两个频率同时用于单个通信流。尽管运确实增加了能被提供到最终用户 的数据量，但是也有并发问题，因为被用来传送数据的每个频率在谐波频率处产生噪声。在 AT&T示例中，700MHz传输在2.IGHz处产生了谐波，该谐波可能会与正在2GHz频率处广播 的数据发生干扰。在此类境况中，共用器能够帮助处理载波聚集系统中所携载的信号。在 使用此类载波聚集系统的设备的忍片组中，共用器通常被插入到天线与调谐器（或者射频 (R巧开关）之间来确保高性能。通常，共用器设计包括电感器和电容器。共用器能够通过 使用具有高品质（曲因数的电感器和电容器来获得高性能。高性能共用器还能通过减少各 组件间的电磁禪合来获得，运可通过对各组件的几何和方向的布置来达成。可通过测量特 定频率处的插入损耗和抑制（例如，W分贝（地）来表达的量）来量化共用器性能。
[0011] 用高效率且有成本效益的方式来制造高性能共用器是存在问题的，因为达成高Q 所要求的材料可能不会适从于容易的制造工艺。降低共用器中的各个组件之间的电磁禪合 而同时又减小该共用器的大小并且最经济地使用资源将是有益的。
[0012] 之前所纳入的相关应用提供了数种方式来使得共用器适合于单个无线承运商。然 而，无线设备制造商可能想要制作出与多个承运商一起工作的无线设备。遗憾的是，各无线 承运商并不在相同频带操作，并且被优化来与一组频带联用的共用器可能不适合用于不同 的一组频带。由此，需要一种方式来允许收发机与用于多个频带聚集方案的多个频带联用。 柳1引 公开概沐
[0014] 本详细描述中所公开的实施例包括S维（3D)集成电路（IC) (3DIC)中的可调谐共 用器。还公开了相关组件和方法。该可调谐共用器可W通过在共用器中提供变抗器或者可 变电感器之一来形成。变抗器或者可变电感器的可变本质允许该共用器中的陷波被调谐从 而选择一带阻W消除在期望频率处的谐波而又控制通带的截止频率。通过将该共用器的元 件堆叠成=维，空间得W节省并且各种变抗器和电感器能够被使用。在第一实施例中，3DIC 是通过基板转移来创建的。在第二实施例中，3DIC是通过管忍堆叠工艺来创建的。
[0015] 就运一点来说，在一个实施例中，公开了一种3DIC。该3DIC包括第一层级，该第一 层级包括至少一个电感器。该3DIC还包括第二层级，该第二层级包括禪合到该至少一个电 感器的至少一个变抗器，该至少一个电感器和该至少一个变抗器合而形成可调谐共用器。
[0016] 在另一实施例中，公开了一种形成可调谐共用器的方法。该方法包括在3DIC的第 一层级中形成电感器。该方法还包括在该3DIC的第二层级中形成变抗器。该方法还包括 将该变抗器电禪合到该3DIC中的该电感器，从而该电感器和该变抗器形成了该可调谐共 用器的滤波器。
[0017] 在另一实施例中，公开了一种3DIC。该3DIC包括第一层级，该第一层级包括至少 一个用于电感应的装置。该3DIC还包括第二层级，该第二层级包括至少一个用于提供禪合 到该至少一个用于电感应的装置的可变电容的装置，该至少一个用于电感应的装置和该至 少一个用于提供可变电容的装置合而形成可调谐共用器。
[0018] 在另一实施例中，公开了一种可调谐共用器1C。该可调谐共用器IC包括配置成收 发具有第一频带的第一信号的第一频率端口。该可调谐共用器IC还包括配置成收发具有 在该第一频带之外的第二频带的第二频率信号的第二频率端口。该可调谐共用器IC还包 括天线端口。该可调谐共用器IC还包括配置成在该第一频率端口与该天线端口之间放行 该第一频带内的信号的第一通过滤波器。该可调谐共用器IC还包括配置成在该第二频率 端口与该天线端口之间放行该第二频带内的信号的第二通过滤波器。该可调谐共用器IC 还包括至少一个陷波滤波器，该至少一个陷波滤波器包括W下至少一者：变抗器和可变电 感器，该至少一个陷波滤波器配置成在第一频率端口、第二频率端口和天线端口中的至少 二者之间提供可调谐陷波频带。 WW附图简沐
[0020] 图IA是示例性常规共用器的示意图；
[0021] 图IB是图IA的共用器的典型频率响应的曲线图；
[0022] 图IC是采用共用器的示例性忍片组的示意图；
[0023] 图2A是根据本公开的示例性实施例的共用器的示意图；
[0024] 图2B是图2A的共用器的典型频率响应的曲线图；
[0025] 图3是根据本公开的替换示例性实施例的共用器的示意图；
[00%] 图4是根据本公开的实施例的在共用器的组装期间的S维（3D)集成电路（IC) (3DIC)的示例性实施例的简化侧视图；
[0027] 图5是根据本公开实施例的在组装的进一步阶段处的该3DIC的简化侧视图；
[002引图6是表示本公开实施例的示例性制造工艺的流程图；
[0029] 图7是根据本公开实施例的共用器的组装工艺的第二示例性实施例的简化侧视 图；W及
[0030] 图8是可包括图2A或图3的共用器的示例性的基于处理器的系统的框图。
[0031] 详细描沐
[0032] 现在参照附图，描述了本公开的若干示例性实施例。措辞"示例性"在本文中用于 "表示用作示例、实例或解说"。本文中描述为"示例性"的任何实施例不必被解释为优于或 胜过其他实施例。
[0033] 本详细描述中所公开的实施例包括S维（3D)集成电路（IC) (3DIC)中的可调谐共 用器。还公开了相关组件和方法。该可调谐共用器可W通过在共用器中提供变抗器或者可 变电感器之一来形成。变抗器或者可变电感器的可变本质允许共用器中的陷波被调谐从而 选择一带组W消除在期望频率处的谐波而又控制通带的截止频率。通过将该共用器的元件 堆叠成=维，空间得W节省并且各种变抗器和电感器能够被使用。在第一实施例中，3DIC通 过基板转移来创建。在第二实施例中，3DIC通过管忍堆叠工艺来创建。
[0034] 通过提供具有可变电感器或变抗器的共用器，带阻的