M0S晶体管Μ n6的漏极连接电源V DD， PM0S晶体管Mp6的漏极接地；反馈电阻器R F2第一端与NM0S晶体管Μ n6的源极以及PM0S晶 体管Mp6的源极相连，所述反馈电阻器R F2第二端作为第二反馈级的输出；
[0018] 所述第二负载级包括：交流耦合电容器和负载电阻器交流耦合电容器C ^ 的第一极板与第二反馈级的输入相连，交流耦合电容器的第二极板与负载电阻器R ^的 第一端相连，负载电阻器的第二端接地。
[0019] 更进一步地，所述第三互补共源级中的NM0S晶体管Mn4和PM0S晶体管Μ p4的漏极 与第四互补共源级中的NM0S晶体管Mn5和PM0S晶体管Mp5的漏极相连，且均与第二反馈级 的输入端相连。
[0020] 进一步地，所述一种高线性低噪声跨导放大器还包括：共模反馈电路，所述共模反 馈电路的输入端口 A与参考电压V"f相连，共模反馈电路的输入端口 B与第一反馈级的输 入端相连，共模反馈电路的输入端口 C与第二反馈级的输入端相连，共模反馈电路的输出 端口提供偏置电压vbpl。
[0021] 更进一步地，所述共模反馈电路包括：电阻器L、电阻器1?。2以及放大器Amp，所述 电阻器1的第一端与第一反馈级的输入端相连，电阻器R。2的第一端与第二反馈级的输入 端相连，电阻器L的第二端与电阻器R。2的第二端相连；放大器Amp的第一端连接参考电 压V"f，放大器Amp的第二端连接至电阻器L的第二端；放大器Amp的第三端输出偏置电 压 Vbpl。
[0022] 本发明的有益效果：发明的一种高线性低噪声跨导放大器，具有以下优点：
[0023] 1、通过采用NM0S/PM0S互补共源级和互补源极跟随器、源极跟随器最优偏置以及 两路互补共源级的结构，降低了 LNTA的三阶非线性系数，提高了电路的小信号线性度；
[0024] 2、通过采用有源反馈结构实现了宽带阻抗匹配，同时，其部分噪声抵消特性使得 本发明的放大器具有良好的噪声性能；
[0025] 3、推挽式甲乙类工作状态实现了较好的大信号线性度和抗阻塞干扰的能力；
[0026] 4、采用NM0S/PM0S晶体管互补对称结构实现电流复用，降低了电路功耗；
[0027] 5、无电感器的设计使得芯片具有极小的面积，从而降低成本。
[0028] 综上，本发明的一种高线性低噪声跨导放大器，在实现电流复用的同时兼有良好 的线性度和抗阻塞干扰能力特性，此外，其部分噪声抵消特性使得该电路具有良好的噪声 性能。
【附图说明】
[0029] 图1为现有的无线收发机结构示意图；
[0030] 其中，图（a)为传统收发机结构框图，图（b)为无SAW收发机结构框图。
[0031 ]图2为无SAW接收机射频前端电路结构示意图。
[0032] 图3为本发明实施例提供的一种高线性低噪声跨导放大器的电路原理图。
[0033] 图4为本发明实施例提供的一种高线性低噪声跨导放大器的部分噪声抵消原理 的单端小信号简化分析图。
[0034] 图5为本发明实施例提供的一种高线性低噪声跨导放大器的输入阻抗匹配、跨导 增益和噪声系数曲线。
[0035] 图6为本发明实施例提供的一种高线性低噪声跨导放大器的输入三阶交调截点 性能曲线。
[0036] 图7为本发明实施例提供的一种高线性低噪声跨导放大器的大信号性能曲线。
[0037] 图8为本发明实施例提供的一种高线性低噪声跨导放大器在大信号条件下的输 入匹配性能曲线。
【具体实施方式】
[0038] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。
[0039] 本发明一种高线性低噪声跨导放大器，其结构如图3所示，包括：第一输入端、第 二输入端、第一部分电路以及第二部分电路，所述第一输入端与第一部分电路相连，所述第 二输入端与第二部分电路相连，且所述第一部分电路与第二部分电路呈镜像对称结构；此 外，本发明还包括用于稳定输出节点共模电压的共模反馈电路。
[0040] 所述第一部分电路包括：第一互补共源级、第二互补共源级、第一反馈级以及第一 负载级；所述第一互补共源级的输入端与第一输入端相连，所述第一互补共源级的输出端 与第一反馈级的输入端相连，所述第一反馈级的输出端与第一输入端相连，所述第二互补 共源级的输入端与第一输入端相连，所述第二互补共源级的输出端与第一互补共源级的输 出端相连，所述第二互补共源级的输出端与第一负载级相连。
[0041 ] 所述第二部分电路包括：第三互补共源级、第四互补共源级、第二反馈级以及第二 负载级；所述第三互补共源级的输入端与第二输入端相连，所述第三互补共源级的输出端 与第二反馈级的输入端相连，所述第二反馈级的输出端与第二输入端相连，所述第四互补 共源级的输入端与第二输入端相连，所述第四互补共源级的输出端与第三互补共源级的输 出端相连，所述第四互补共源级的输出端与第二负载级相连。
[0042] 如图3所示第一互补共源级310由NM0S晶体管Mnl、PM0S晶体管M pl、隔直电容器 Q、隔直电容器C2、偏置电阻器&以及偏置电阻器1?2组成；NM0S晶体管M nl的栅极经过隔直 电容器Q后连接至第一输入端V in+，PM0S晶体管Mpl的栅极经过隔直电容器C 2后连接至第 一输入端Vin+;NM0S晶体管Μ nl的栅极通过偏置电阻器R某接至偏置电压V bnl，PM0S晶体管 Mpl的栅极通过偏置电阻器R 2连接至偏置电压V bpl;NM0S晶体管Μ nl的源极接地，PM0S晶体 管Mpl的源极连接电源V DD;NM0S晶体管Μ nl和PM0S晶体管Μ pl的漏极均与第一反馈级330 的输入相连。
[0043] 如图3所示第二互补共源输入级320由NM0S晶体管Mn2、PM0S晶体管M p2、隔直电 容器C3、隔直电容器C4、偏置电阻器R3以及偏置电阻器R4组成；NM0S晶体管M n2的栅极经过 隔直电容器C3后连接至第一输入端V in+，PM0S晶体管Mp2的栅极经过隔直电容器C 4后连接 至第一输入端Vin+;NM0S晶体管Μ n2的栅极通过偏置电阻器R 3连接至偏置电压V bn2, PM0S晶 体管Mp2的栅极通过偏置电阻器R 4连接至偏置电压V bp2;NM0S晶体管Μ n2的源极接地，PM0S 晶体管Mp2的源极连接电源V DD;NM0S晶体管Μ nl和PM0S晶体管Μ pl的漏极均与第一反馈级 330的输入相连。
[0044] 如图3所示第一反馈级330包含由NM0S晶体管Mn3和PM0S晶体管Μ p3组成的互补 源极跟随器、反馈电阻器RF1、隔直电容器C5、隔直电容器C6、偏置电阻器馬以及偏置电阻器 R6;隔直电容器C 5的第一端与隔直电容器C 6的第一端相连；且隔直电容器C 5和隔直电容器 (：6的第一端共同作为第一反馈级330的输入端；隔直电容器C 5的第二端与PM0S晶体管Μ p3的栅极相连，隔直电容器C6的第二端与NM0S晶体管Μ n3的栅极相连；NM0S晶体管Μ n3的栅 极通过偏置电阻器&连接至偏置电压V bn3, PM0S晶体管Mp3的栅极通过偏置电阻器R 5连接 至偏置电压Vbp3;NM0S晶体管Μ n3的漏极连接电源V DD，PM0S晶体管Mp3的漏极接地；反馈电 阻器RF1第一端与NM0S晶体管Mn3的源极以及PM0S晶体管Mp3的源极相连，所述反馈电阻器 RF1第二端作为第一反馈级330的输出端；
[0045] 如图3所示第一负载级370包括交流耦合电容器Cu和负载电阻器R u;交流耦合 电容器〇^的第一极板与第一反馈级330的输入端相连，交流親合电容器C。的第二极板与 负载电阻器Ru的第一端相连，负载电阻器R u的第二端接地。
[0046] 如图3所示第三互补共源级340由NM0S晶体管Mn4、PM0S晶体管M p4、隔直电容器 C9、隔直电容器Q。、偏置电阻器R9以及偏置电阻器R i。组成；NM0S晶体管Μ n4的栅极经过隔 直电容器C9后连接至第二输入端V in，PM0S晶体管Mp4的栅极经过隔直电容器C i。后连接至 第二输入端Vin ;NM0S晶体管Μ n4的栅极通过偏置电阻器R 9连接至偏置电压V bnl，PM0S晶体 管Mp4的栅极通过偏置电阻器R i。连接至偏置电压V bpl;NM0S晶体管Μ n4的源极接地，PM0S晶 体管Mp4的源极连接电源V DD;NMOS晶体管Μ n4和PMOS晶体管Μ p4的漏极均与第二反馈级360 的输入相连。
[0047] 如图3所示第四互补共源输入级350由NM0S晶体管Mn5、PM0S晶体管M p5、隔直电 容器C7、隔直电容器Cs、偏置电阻器R7以及偏置电阻器Rs组成；NM0S晶体管M n5的栅极经过 隔直电容器C7后连接至第二输入端V in，PM0S晶体管Mp5的栅极经过隔直电容器C s后连接 至第二输入端Vin ;NM0S晶体管Μ n5的栅极通过偏置电阻器R 7连接至偏置电压V bn2, PM0S晶 体管Mp5的栅极通过偏置电阻器R 8连接至偏置电压V bp2;NM0S晶体管Μ n5的源极接地，PM0S 晶体管Mp5的源极连接电源V DD;NM0S晶体管Μ n5和PM0S晶体管Μ p5的漏极均与第二反馈级 360的输入相连。
[0048] 如图3所示第二反馈级360包含由NM0S晶体管Mn6和PM0S晶体管Μ p6组成的互补 源极跟随器、反馈电阻器RF2、隔直电容器Cn、隔直电容器C12、偏置电阻器R n以及偏置电阻 器R12;隔直电容器C n的第一端与