路与第二部分电路呈镜像对称结构； 所述第一部分电路包括：第一互补共源级、第二互补共源级、第一反馈级以及第一负载 级；所述第一互补共源级的输入端与第一输入端相连，所述第一互补共源级的输出端与第 一反馈级的输入端相连，所述第一反馈级的输出端与第一输入端相连，所述第二互补共源 级的输入端与第一输入端相连，所述第二互补共源级的输出端与第一互补共源级的输出端 相连，所述第二互补共源级的输出端与第一负载级相连； 所述第二部分电路包括：第三互补共源级、第四互补共源级、第二反馈级以及第二负载 级；所述第三互补共源级的输入端与第二输入端相连，所述第三互补共源级的输出端与第 二反馈级的输入端相连，所述第二反馈级的输出端与第二输入端相连，所述第四互补共源 级的输入端与第二输入端相连，所述第四互补共源级的输出端与第三互补共源级的输出端 相连，所述第四互补共源级的输出端与第二负载级相连。2. 根据权利要求1所述的一种高线性低噪声跨导放大器，其特征在于，所述第一部分 电路具体为： 所述第一互补共源级包括：NMOS晶体管Mnl、PMOS晶体管Mpl、隔直电容器Q、隔直电容 器(：2、偏置电阻器札以及偏置电阻器R2;隔直电容器(^的第一端与隔直电容器(：2的第一端 相连，且隔直电容器(^和隔直电容器C2的第一端共同作为第一互补共源级的输入端；隔直 电容器Q的第二端与NMOS晶体管Μnl的栅极相连，隔直电容器C2的第二端与PMOS晶体管 Mpl的栅极相连；偏置电阻器Ri的第一端与NMOS晶体管Μnl的栅极相连，偏置电阻器Ri的第 二端连接偏置电压Vbnl;偏置电阻器R2的第一端与PMOS晶体管Mpl的栅极相连，偏置电阻器 私的第二端连接偏置电压Vbpl;NMOS晶体管Μnl的源极接地，PMOS晶体管Μpl的源极连接电 源VDD;NMOS晶体管Μnl的漏极和PMOS晶体管Μpl的漏极相连，共同作为第一互补共源级的 输出端； 所述第二互补共源级包括：NMOS晶体管Mn2、PMOS晶体管Mp2、隔直电容器C3、隔直电容 器C4、偏置电阻器私以及偏置电阻器R4;隔直电容器C3的第一端与隔直电容器C4的第一端 相连，且隔直电容器(：3和隔直电容器C4的第一端共同作为第二互补共源级的输入端；隔直 电容器C3的第二端与NM0S晶体管Μn2的栅极相连，隔直电容器C4的第二端与PMOS晶体管 Mp2的栅极相连；偏置电阻器R3的第一端与NM0S晶体管Μn2的栅极相连，偏置电阻器R3的第 二端连接偏置电压Vbn2;偏置电阻器R4的第一端与PMOS晶体管Mp2的栅极相连，偏置电阻器 心的第二端连接偏置电压Vbp2;NM0S晶体管Μn2的源极接地，PMOS晶体管Μp2的源极连接电 源VDD;NM0S晶体管Μn2的漏极和PMOS晶体管Μp2的漏极相连，共同作为第二互补共源级的 输出端； 所述第一反馈级包括：NM〇S晶体管Mn3、PM0S晶体管Mp3、反馈电阻器RF1、隔直电容器C5、 隔直电容器C6、偏置电阻器1?5以及偏置电阻器R6;隔直电容器C5的第一端与隔直电容器C6 的第一端相连，且隔直电容器(：5和隔直电容器C6的第一端共同作为第一反馈级的输入端； 隔直电容器C5的第二端与PMOS晶体管Μp3的栅极相连，隔直电容器C6的第二端与NM0S晶 体管Mn3的栅极相连；偏置电阻器R6的第一端与NM0S晶体管Mn3的栅极相连，偏置电阻器R6 的第二端连接偏置电压Vbn3;偏置电阻器R5的第一端与PMOS晶体管Mp3的栅极相连，偏置电 阻器1?5的第二端连接偏置电压Vbp3;NM〇S晶体管Μn3的漏极连接电源VDD，PMOS晶体管Mp3的 漏极接地；反馈电阻器RF1第一端与NM0S晶体管Μn3的源极以及PM0S晶体管Μp3的源极相 连，所述反馈电阻器RF1第二端作为第一反馈级的输出端； 所述第一负载级包括：交流耦合电容器Cu和负载电阻器Ru;交流耦合电容器Cu的第 一极板与第一反馈级的输入端相连，交流耦合电容器Cu的第二极板与负载电阻器Ru的第 一端相连，负载电阻器Ru的第二端接地。3. 根据权利要求2所述的一种高线性低噪声跨导放大器，其特征在于，所述第一互补 共源级中的NM0S晶体管Mnl和PM0S晶体管Μpl的漏极与第二互补共源级中的NM0S晶体管 Mn2和PM0S晶体管Μp2的漏极相连，且均与第一反馈级的输入端相连。4. 根据权利要求1所述的一种高线性低噪声跨导放大器，其特征在于，所述第二部分 电路具体为： 所述第三互补共源级包括：NM0S晶体管Mn4、PM0S晶体管Mp4、隔直电容器C9、隔直电容 器Q。、偏置电阻器R9以及偏置电阻器R1();隔直电容器C9的第一端与隔直电容器Ci。的第一 端相连，且隔直电容器仏和隔直电容器q。的第一端共同作为第三互补共源级的输入端；隔 直电容器C9的第二端与NM0S晶体管Mn4的栅极相连，隔直电容器Ci。的第二端与PM0S晶体 管Mp4的栅极相连；偏置电阻器R9的第一端与NM0S晶体管Mn4的栅极相连，偏置电阻器1?9的 第二端连接偏置电压Vbnl;偏置电阻器Ri。的第一端与PM0S晶体管Μp4的栅极相连，偏置电 阻器&。的第二端连接偏置电压Vbpl;NM〇S晶体管Μn4的源极接地，PM0S晶体管Μp4的源极连 接电源VDD;NM0S晶体管Mn4的漏极和PM0S晶体管Mp4的漏极相连，共同作为第三互补共源 级的输出端； 所述第四互补共源级包括：NM0S晶体管Mn5、PM0S晶体管Mp5、隔直电容器C7、隔直电容 器Cs、偏置电阻器馬以及偏置电阻器Rs;隔直电容器C7的第一端与隔直电容器C8的第一端 相连，且隔直电容器(：7和隔直电容器Cs的第一端共同作为第四互补共源级的输入端；隔直 电容器C7的第二端与NM0S晶体管Μn5的栅极相连，隔直电容器Cs的第二端与PM0S晶体管 Mp5的栅极相连；偏置电阻器R7的第一端与NM0S晶体管Μn5的栅极相连，偏置电阻器R7的第 二端连接偏置电压Vbn2;偏置电阻器Rs的第一端与PM0S晶体管Mp5的栅极相连，偏置电阻器 1?8的第二端连接偏置电压Vbp2;NM0S晶体管Μn5的源极接地，PM0S晶体管Μp5的源极连接电 源VDD;NM0S晶体管Μn5的漏极和PM0S晶体管Μp5的漏极相连，共同作为第四互补共源级的 输出端； 所述第二反馈级包括：NM〇S晶体管Mn6、PM0S晶体管Mp6、反馈电阻器RF2、隔直电容器Cn、 隔直电容器C12、偏置电阻器Rn以及偏置电阻器R12;隔直电容器Cη的第一端与隔直电容器 C12的第一端相连，且隔直电容器Cη和隔直电容器C12的第一端共同作为第二反馈级的输入 端；隔直电容器Cn的第二端与PM0S晶体管Μρ6的栅极相连，隔直电容器C12的第二端与NM0S 晶体管Μη6的栅极相连；偏置电阻器R12的第一端与NM0S晶体管Μη6的栅极相连，偏置电阻 器R12的第二端连接偏置电压Vbn3;偏置电阻器Rη的第一端与PM0S晶体管Μρ6的栅极相连， 偏置电阻器Rn的第二端连接偏置电压Vbp3;NM0S晶体管Μη6的漏极连接电源VDD，PM0S晶体 管Mp6的漏极接地；反馈电阻器RF2第一端与NM0S晶体管Mn6的源极以及PM0S晶体管Mp6的 源极相连，所述反馈电阻器RF2第二端作为第二反馈级的输出； 所述第二负载级包括：交流耦合电容器和负载电阻器R^交流耦合电容器C^的第 一极板与第二反馈级的输入相连，交流耦合电容器Cu的第二极板与负载电阻器Ru的第一 端相连，负载电阻器的第二端接地。5. 根据权利要求4所述的一种高线性低噪声跨导放大器，其特征在于，所述第三互补 共源级中的NMOS晶体管Mn4和PMOS晶体管Μp4的漏极与第四互补共源级中的NMOS晶体管 Mn5和PMOS晶体管Μp5的漏极相连，且均与第二反馈级的输入端相连。6. 根据权利要求3所述的一种高线性低噪声跨导放大器，其特征在于，所述一种高线 性低噪声跨导放大器还包括：共模反馈电路；所述共模反馈电路的输入端口A与参考电压 Vraf相连，共模反馈电路的输入端口B与第一反馈级的输入端相连，共模反馈电路的输入端 口C与第二反馈级的输入端相连，共模反馈电路的输出端口提供偏置电压Vbpl。7. 根据权利要求6所述的一种高线性低噪声跨导放大器，其特征在于，所述共模反馈 电路包括：电阻器Rd、电阻器1?。2以及放大器Amp;所述电阻器Rd的第一端与第一反馈级的 输入端相连，电阻器1?。2的第一端与第二反馈级的输入端相连，电阻器Rd的第二端与电阻器 尺。2的第二端相连；放大器Amp的第一端连接参考电压Vraf，放大器Amp的第二端连接至电阻 器Rd的第二端；放大器Amp的第三端输出偏置电压Vbpl。
【专利摘要】本发明公开了一种低噪声跨导放大器，具体为差分输入/输出结构，左、右两侧电路均包括两路互补共源级、包含互补源极跟随器和电阻的反馈级和负载级；差分射频输入信号进入到输入端口Vin+、Vin-后，分别由左侧和右侧的两路NMOS/PMOS互补共源管转化为电流信号传递到输出节点IO+、IO-；左、右两侧输出电流分别经过左、右负载级转化为差分输出电压信号，该差分输出电压信号经过左、右反馈级后转化为电流信号流入输入端口Vin+、Vin-，实现输入阻抗匹配。前向通路和反馈通路均采用NMOS/PMOS晶体管互补对称结构实现电流复用和好的线性度，本发明可以在较宽的频带内显著提高跨导放大器的小信号和大信号线性度以及抗阻塞干扰的能力。
【IPC分类】H03F1/26, H03F1/32, H03F1/34, H03F3/45
【公开号】CN105262443
【申请号】CN201510771740
【发明人】陈俊, 文光俊
【申请人】电子科技大学
【公开日】2016年1月20日
【申请日】2015年11月12日