一种新型上电复位电路的制作方法
【技术领域】
[0001]本发明属于集成电路设计领域，具体涉及一种结构简单、功耗低且不受温度和电源电压上升时间影响的新型上电复位电路。
【背景技术】
[0002]半导体技术的不断进步使得集成电路的复杂度日益提升，集射频电路、模拟电路和数字电路于同一个硅衬底上的片上系统(S0C)成为当前集成电路设计的主流趋向。当外部电源通过芯片引脚对系统供电时，供给系统的电源电压是逐步上升至稳态值的，此间，用以存储工作状态和信息的寄存器、锁存器、静态存储器、动态存储器等数字单元可能工作在既非“0”又非“1”的未知状态，部分模拟电路的中间节点也可能处于亚稳态，造成系统上电时主体电路工作异常。为了解决这一问题，需要引入上电复位电路，以便在电源电压逐步上升至其稳态值的过程中产生一个复位信号，该复位信号有效时，主体电路中所有可能处于中间态的节点将被初始化至某一固定的已知态；电源电压到达其稳态值并持续一段时间后，复位信号无效，主体电路开始在恒定的电源电压下正常工作。现有的上电复位电路在主体电路的电源电压突发降低时，无法自动响应产生复位信号，易造成主体电路工作异常。同时，现有的上电复位电路也存在静态功耗高，占用面积大等问题。
【发明内容】
[0003]本发明提供一种新型上电复位电路，解决在主体电路在电源电压突发降低时，无法自动响应产生复位信号的问题，使复位电路能在主体电路初始化和发生突发性电源电压降低时产生复位信号，提高电路的智能性和稳定性，降低复位电路静态功耗和占用面积。
[0004]为实现上述目的，本发明提供以下技术方案:
[0005]一种新型上电复位电路，包括:上电检测单元、电源电压降低脉冲检测单元及迟滞比较器。所述上电检测单元的输出端分别与所述电源电压降低脉冲检测单元的输出端及所述迟滞比较器的输入端相连；电源电压VDD分别与所述上电检测单元的输入端、所述电源电压降低脉冲检测单元的输入端及迟滞比较器的电源端相连；接地电压GND分别与所述上电检测单元的接地端、所述电源电压降低脉冲检测单元的接地端及迟滞比较器的接地端相连。
[0006]所述上电检测单元用于检测电源电压VDD达到稳态值Vf—的瞬时电压上升过程，并输出随电源电压VDD上升的检测电压VQUT;
[0007]所述电源电压降低脉冲检测单元用于检测电源电压VDD从稳态值VfinalT降到最低电压Vb_的瞬时电压降低过程，并输出随电源电压VDD下降的检测电压VQUT;
[0008]所述迟滞比较器用于对输入的检测电压V.与所述迟滞比较器的临界电压阈值进行比较并输出复位信号RESET。
[0009]优选的，所述检测电压V-从低到高上升过程中，如果所述检测电压V ■大于所述迟滞比较器的上临界电压阈值VSPH，则所述迟滞比较器输出复位信号RESET的值为0，否则所述迟滞比较器输出复位信号RESET的值等于电源电压VDD。
[0010]优选的，所述检测电压V-从高到低下降过程中，如果所述检测电压V ■小于所述迟滞比较器的下临界电压阈值VSPL，则所述迟滞比较器输出复位信号RESET的值等于电源电压VDD，否则所述迟滞比较器输出复位信号RESET的值为0。
[0011]优选的，所述复位电路的有效复位时间等于检测电压V.达到所述迟滞比较器的上临界电压阈值VSPH的时间与所述电源电压VDD达到稳态值V final的时间差。
[0012]优选的，所述上电检测单元包括:第一 PM0S管、第二 PM0S管、第一电压耦合元件和第二电压耦合元件；
[0013]第一电压耦合元件的一端与第一 PM0S管的源极相连作为所述上电检测单元的输入端，第一电压耦合元件的另一端与第一 PM0S管的栅极相连；
[0014]第二电压耦合元件的一端与第二 PM0S管的栅极相连，第二电压耦合元件的另一端与第二 PM0S管的漏极相连作为所述上电检测单元的接地端；
[0015]所述第一 PM0S管的栅极与所述第二 PM0S管的源极相连，所述第一 PM0S管的漏极与所述第二 PM0S管的栅极相连。
[0016]优选的，所述第一电压耦合元件和所述第二电压耦合元件采用漏极与源极短接的第一 NM0S管和第二 NM0S管；所述第一 NM0S管的栅极作为所述第一电压耦合元件的一端，所述第一 NM0S管的漏极作为所述第一电压耦合元件的另一端；所述第二 NM0S管的栅极作为所述第二电压耦合元件的一端，所述第二 NM0S管的漏极作为所述第二电压耦合元件的另一端。
[0017]优选的，所述电源电压降低脉冲检测单元包括:直流通道电路和检测电路；
[0018]所述直流通道电路由栅极和漏极短接的三个M0S管串联组成，其中，第一 M0S管为PM0S管，第二 M0S管和第三M0S管为NM0S管，所述第二 M0S管的漏极与所述第一 M0S管的漏极相连，所述第二 M0S管的源极与所述第三M0S管的漏极相连，所述第三M0S管的源极连接接地电压GND，所述第一 M0S管的源极接电源电压VDD ;
[0019]所述检测电路的输入端与所述第一 M0S管的漏极相连，所述检测电路的输出端为所述电源电压降低脉冲检测单元的输出端。
[0020]优选的，所述检测电路包括:第三PM0S管、第四PM0S管、第三NM0S管，第四NM0S管及第三电压耦合元件；
[0021]所述第三PM0S管的栅极和漏极短接，所述第三PM0S管的源极连接电源电压VDD，所述第三PM0S管的漏极与所述第三电压耦合元件的一端相连，所述第三电压耦合元件的另一端与接地电压GND相连；
[0022]所述第三NM0S管的栅极与所述第四NM0S管的漏极相连，所述第三NM0S管的源极与接地电压GND相连，所述第三NM0S管的漏极作为所述检测电路的输出端；
[0023]所述第四PM0S管的栅极与所述第二 NM0S管的栅极相连，所述第四PM0S管的栅极作为所述检测电路的输入端，所述第四PM0S管的漏极与所述第四NM0S管的漏极相连，所述第四PM0S管的源极与所述第三PM0S管的漏极相连，所述第四NM0S管的源极与接地电压GND相连。
[0024]优选的，所述第三电压耦合元件采用漏极与源极短接的第五NM0S管，所述第五NM0S管的栅极作为所述第三电压耦合元件的一端，所述第五NM0S管的漏极作为所述第三电压耦合元件的另一端。
[0025]优选的，所述迟滞比较器包括:第六PM0S管、第七PM0S管、第八PM0S管、第六NM0S管、第七NM0S管及第八NM0S管；
[0026]所述第六PM0S管、所述第七PM0S管、所述第六NM0S管及所述第七NM0S管的栅极连接在一起，作为所述迟滞比较器的输入端；
[0027]所述第六PM0S管的源极与电源电压VDD相连，所述第六PM0S管的漏极分别与所述第七PM0S管的源极和所述第八PM0S管的源极相连，所述第七PM0S管的漏极与所述第六NM0S管的漏极相连，所述第六NM0S管的源极分别与所述第七NM0S管的漏极和所述第八NM0S管的源极相连，所述第七NM0S管的源极与接地电压GND相连；
[0028]所述第八PM0S管栅极分别与所述第八NM0S管的栅极和所述第七PM0S管的漏极相连，并作为所述迟滞比较器的输出端，所述第八PM0S管的漏极接地电压GND，所述第八NM0S管的漏极接电源电压VDD。
[0029]本发明提供一种新型上电复位电路，能够保证主体电路初始化和检测电源电压突发性降低时产生复位信号，使主体电路中所有处于中间态的节点被初始化至某一固定已知态，直到电源电压恢复至稳态值并持续一段时间后，复位信号无效，主体电路正常工作。
【附图说明】
[0030]为了更清楚地说明本发明的具体实施例，下面将对实施例中所需要使用的附图作简单地介绍。
[0031]图1:是本发明提供的一种新型上电复位电路结构示意图；
[0032]图2:是本发明实施例提供的一种新型上电复位电路时序图；
[0033]图3:是本发明实施例提供的一种新型上电复位电路图；
[0034]图4:是本发明实施例中上电检测单元的复位时间变化仿真图；