功率放大器及ab类功率放大器的制造方法
【技术领域】
[0001] 本发明有关功率放大器，尤指一种可以降低共模噪声的功率放大器。
【背景技术】
[0002] 在以太网络晶片中的线驱动器（linedriver)在输出信号的时候会带出共 模噪声（commonmodenoise),此共模噪声会被带到后端的网络线上而产生电磁干扰 (ElectroMagneticInterference,EMI)，一般消除共模噪声的方法通常是在信号传输路 径上加入共模滤波电感器（CommonModeChoke)或是鲍伯史密斯终端电阻（BobSmith terminationresistors)，但此方法会增加制造成本。
【发明内容】
[0003] 因此，本发明的目的之一在于提供一种功率放大器，其可以有效地消除共模噪声， 以解决先前技术的问题。
[0004] 依据本发明一实施例，一种功率放大器包含有一增益级电路、一输出级电路以及 一第一电容，其中该增益级电路用以接收一第一输入信号以产生一第一对控制信号，该输 出级电路具有一第一端点以及一第二端点以接收该第一对控制信号，并根据该第一对控制 信号产生一第一输出信号，且该第一电容稱接于该第一端点及该第二端点之间。
[0005] 依据本发明另一实施例，一种AB类功率放大器包含有一增益级电路、一输出级电 路、一第一电容以及一第二电容，其中该增益级电路用以接收一第一输入信号与一第二输 入信号以产生一第一对控制信号与一第二对控制信号，其中该第一输入信号与该第二输入 信号为一差动输入；该输出级电路具有一第一端点以及一第二端点以接收该第一对控制信 号，并根据该第一对控制信号产生一第一输出信号，该输出级电路另具有一第三端点以及 一第四端点以接收该第二对控制信号，并根据该第二对控制信号产生一第二输出信号，其 中该第一输出信号与该第二输出信号为一差动输出；该第一电容f禹接于该第一端点及该第 二端点之间；以及该第二电容耦接于该第三端点及该第四端点之间。
【附图说明】
[0006] 图1为依据本发明一实施例的功率放大器的示意图。
[0007] 图2为依据本发明一实施例的功率放大器的详细电路架构的示意图。
【具体实施方式】
[0008] 在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领 域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说 明书及后续的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能 上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包含」为一 开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间 接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可 直接电连接于该第二装置，或者通过其他装置或连接手段间接地电连接至该第二装置。
[0009] 请参考图1，图1为依据本发明一实施例的功率放大器100的示意图。如图1 所示，功率放大器100包含了 一增益级电路（gainstage) 110、一输出级电路（output stage) 120、以及一电容C。在本实施例中，功率放大器100为一AB类功率放大器，且设置于 一以太网络晶片中，但本发明并不以此为限。
[0010] 在功率放大器100的操作上，增益级电路110接收一输入信号Vin以产生一对控 制信号Ctrl_P、Ctrl_N至输出级电路120,而输出级电路120再根据该对控制信号Ctrl_P、 Ctrl_N来产生一输出信号Vout。电容C设置在输出级电路120的用来接收该对控制信号 Ctrl_P、Ctrl_N的一第一端点与一第二端点之间，且用来提供一个大的电容值，在本实施例 中，电容C的电容值约在500fF(femto_Farad)到3pF(pico_Farad)之间。
[0011] 由于AB类功率放大器100在操作的时候，增益级电路110所产生的控制信号 Ctrl_P、Ctrl_N会大幅地晃动，此时电容C可以让控制信号Ctrl_P、Ctrl_N中高频的部分 的操作接近于A类功率放大器的操作。传统上的A类放大器可以压制较多的共模噪声的原 因是因为耗电较大，但本发明的AB类功率放大器100可以在不需要增加耗电的情形下就可 以达到压制共模噪声的效果，因此相较于传统的A类放大器可以节省较多的电力。
[0012] 请参考图2,图2为依据本发明一实施例的功率放大器200的详细电路架构的示意 图。类似于图1所示的功率放大器100,图2所示的功率放大器200包含了增益级电路、输 出级电路以及两个电容C1、C2，其中增益级电路包含了N型电晶体丽1~MN4、丽7~丽12、 与P型电晶体MP1~MP4、MP7~MP12,其用来接收一第一输入信号Vin与一第二输入信号 Vip，以产生第一对控制信号Ctrl_Pl、Ctrl_Nl及第二对控制信号Ctrl_P2、Ctrl_N2,其中 第一输入信号Vin与第二输入信号Vip为一差动输入；输出级电路则包含了设置于供应电 压VDD与接地电压GND之间的N型电晶体丽5~MN6及P型电晶体MP5~MP6,其中P型电 晶体MP5的漏极连接到N型电晶体丽5的漏极，且P型电晶体MP5与N型电晶体丽5的栅 极分别作为一第一端点与一第二端点以用来接收第一对控制信号Ctrl_Pl、Ctrl_Nl，以产 生一第一输出信号Von;类似地，P型电晶体MP6的漏极连接到N型电晶体MN6的漏极，且P 型电晶体MP6与N型电晶体MN6的栅极分别作为一第三端点与一第四端点以用来接收第二 对控制信号Ctrl_P2、Ctrl_N2,以产生一第二输出信号Vop，其中第一输出信号Von与第二 输出信号Vop为一差动输出。
[0013] 电容C1设置于P型电晶体MP5与N型电晶体丽5的栅极之间，用来在P型电晶体 MP5与N型电晶体丽5的栅极之间提供一个大的电容值，且电容C2设置于P型电晶体MP6 与N型电晶体MN6的栅极之间，用来在P型电晶体MP6与N型电晶体MN6的栅极之间提供 一个大的电容值。在本实施例中，电容C1与电容C2的电容值均大于500fF，且大致上可以 在500f