适用于工艺不敏感的自偏置单级差分运算放大器的制造方法
【技术领域】
[0001]本发明涉及大规模集成电路，低压低功耗电路技术领域，包括自偏置，运算放大器，工艺不敏感等技术应用。具体讲涉及适用于工艺不敏感的自偏置单级差分运算放大器。
技术背景
[0002]低压低功耗宽带运算放大器的技术研究始终是低功耗模拟电路很活跃的研究领域。许多的跨导运算放大器的带宽增强技术可以广泛应用于便携式电子设备，例如:超宽带微波检测、宽带sigma_delta调制器、无线通信等设备中。由于传统的宽带放大器受到增益级的和补偿电容的限制，带宽和直流增益不能有很大的增强。在纳米数字CMOS电路中，随着工艺尺寸的减小，晶体管的运算速度提尚，尚摆幅和增益提尚本征增益却受到极大的限制。一般来说采用工艺不敏感设计时候，电阻采用偏置在线性区的晶体管实现，但是这在低压设计中会受到限制(例如:供电电压VDD < 3XVov+2XVth)。
【发明内容】
[0003]为克服现有技术的不足，本发明旨在提供一种应用于工艺不敏感的自偏置单级差分运算放大器。该运算放大器电路可以在纳米工艺条件下提高放大器的增益和带宽，并具有更低的功耗。为此，本发明采取的技术方案是，适用于工艺不敏感的自偏置单级差分运算放大器，由一个增益级、一个共模反馈模块、电流负载模块和一个偏置电路组成；共模反馈模块由晶体管MOa、MOb、M3a、M3b构成，用于对增益级进行反馈，电流负载模块包括晶体管Mal-Ma6、Mbl_Mb6，实现增益级正反馈；一个偏置电路用于给增益级提供偏置电压。
[0004]偏置电路由电流源Ibias、晶体管M5a_M7a、M5b_M7b构成，第五NM0S晶体管M5a的源极接第六NM0S晶体管M5b的漏极；第七NM0S晶体管M6a的源极接第八NM0S晶体管M6b的漏极；第五PM0S晶体管M7a的漏极接第六PM0S晶体管M7b的源极。
[0005]所述的放大器由第一至第十二PM0S 晶体管 M0a、M0b、Mla、M2a、M7a、M7b、Mal、Ma3、Ma5、Mbl、Mb3、Mb5 以及第一至第十四 NM0S 晶体管 Mlb、M2b、M3a、M3b、M5a、M5b、M6a、M6b、Ma2、Ma4、Ma6、Mb2、Mb4、Mb6 共 26 个 MOS 晶体管构成；其中:
[0006]第一 PM0S晶体管MOa的漏极接第二 PM0S晶体管MOb的源极?’第五PM0S晶体管M7a的漏极接第六PM0S晶体管M7b的源极；第三NM0S晶体管M3a的源极接第四NM0S晶体管M3b的漏极；第五NM0S晶体管M5a的源极接第六NM0S晶体管M5b的漏极；第七NM0S晶体管M6a的源极接第八NM0S晶体管M6b的漏极；
[0007]第一、第五、第七至第十二PM0S 晶体管 MOa、M7a、Ma1、Ma3、Ma5、Mbl、Mb3、Mb5 的源极共同接供电电源VDD ;除了第二、第六PM0S晶体管M0b、M7b外，其它PM0S晶体管M0a、Mla、M2a、M7a、Mal、Ma3、Ma5、Mbl、Mb3、Mb5的衬底端和偏置电流源Ibias的上端接供电电源VDD ;第二、第六PM0S晶体管M0b、M7b的衬底接偏置电压Vbp ;第四、第六、第八、第九至第十四NM0S晶体管M3b、M5b、M6b、Ma2、Ma4、Ma6、Mb2、Mb4、Mb6的源极共同接地GND ;除第三、第五、第七NM0S晶体管M3a、M5a、M6a外，第一、第二、第四、第六、第八至第十四NM0S晶体管 Mlb、M2b、M3b、M5b、M6b、Ma2、Ma4、Ma6、Mb2、Mb4、Mb6 的衬底共同接地 GND ;第三、第五、第七NMOS晶体管M3a、M5a、M6a的衬底接偏置电压Vbn ；
[0008]第一、第二 PM0S晶体管MOa、MOb的栅极、第三、第四NM0S晶体管M3a、M3b的栅极共同接第一共模反馈电压Vcmfb ;第二 PM0S晶体管MOb的漏极接第三、第四PM0S晶体管Mla、M2a的源极；第三PM0S晶体管Mia的栅极、第一 NM0S晶体管Mlb的栅极共同接输入端Vn ;第四PM0S晶体管M2a的栅极、第二 NM0S晶体管M2b的栅极共同接输入端Vp ;第一、第二 NM0S晶体管Mlb、M2b的源极接第三NM0S晶体管M3a的漏极；第三PM0S晶体管Mia的漏极接第一 NM0S晶体管Mlb的漏极；第四PM0S晶体管M2a的漏极接第二 NM0S晶体管M2b的漏极；
[0009]第五、第六PM0S晶体管M7a、M7b的栅极共同接第六PM0S晶体管M7b的漏极和第七NM0S晶体管M6a的漏极；第五至第八NM0S晶体管M5a、M5b、M6a、M6b的栅极共同接第五NM0S晶体管M5a的漏极和偏置电流源Ibias的下端；
[0010]第七PM0S晶体管Mai的栅极和漏极、第九NM0S晶体管Ma2的栅极和漏极、第八PM0S晶体管Ma3的漏极、第十NM0S晶体管Ma4的漏极、第九PM0S晶体管Ma5的漏极、第i^一 NM0S晶体管Ma6的漏极、第十二 PM0S晶体管Mb5的栅极、第十四NM0S晶体管Mb6的栅极、第i^一 PM0S晶体管Mb3的栅极、第十三NM0S晶体管Mb4的栅极共同接第四PM0S晶体管M2a的漏极；
[0011]第十PM0S晶体管Mbl的栅极和漏极、第十二 NM0S晶体管Mb2的栅极和漏极、第i^一 PM0S晶体管Mb3的漏极、第十三NM0S晶体管Mb4的漏极、第十二 PM0S晶体管Mb5的漏极、第十四NM0S晶体管Mb6的漏极、第九PM0S晶体管Ma5的栅极、第^^一 NM0S晶体管Ma6的栅极、第八PM0S晶体管Ma3的栅极、第十NM0S晶体管Ma4的栅极共同接第三PM0S晶体管Mia的漏极；输出端Vout+即第三PM0S晶体管Mia的漏极，输出端Vout-即第四PM0S晶体管M2a的漏极；输入端Vn即第三PM0S晶体管Mia的栅极，输入端Vp即第四PM0S晶体管M2a的栅极;。
[0012]本发明的技术特点及效果:
[0013]在低压低功耗(yW)条件下，该运算放大器电路可以在纳米工艺条件下提高放大器的增益和带宽，并具有更低的功耗。
【附图说明】
:
[0014]图1运算放大器的电路图
【具体实施方式】
[0015]为了克服现有技术的不足之处，本发明提出了一种用于工艺不敏感的自偏置单级差分运算放大器，据文献(Mohammad Taherzadeh-Sani，Journal of Solid-StateCircuits，2011，46 (3):660-668)报道的 pseudo cascode-compensat1n 技术:该技术米用体偏置技术增加两级运放的增益的同时，不影响放大器的输出电压摆幅，也不需要额外的偏置电路，从而节约功耗。由于该技术对于电路的偏置电流具有很强的鲁棒性，已经证实可以应用于纳米工艺尺寸的模数转换或者数模转换电路中。本发明采用pseudocascode-compensat1n技术的偏置电压和体偏置技术，增强电流源负载的正反馈作用，来实现放大器增强稳定性和带宽的目的。
[0016]本发明提出了一种用于工艺不敏感的自偏置单级差分运算放大器，所述的放大器由一个增益级、一个共模反馈模块、电流负载模块和一个偏置电路组成。一个增益级包括跨导增益级gml。一个共模反馈模块包括晶体管M0a、M0b、M3a、M3b。电流负载模块包括晶体管Mal-Ma6、Mbl-Mb6。一个偏置电路包括:电流源Ibias、晶体管M5a_M7a、M5b_M7b。
[0017]具体的实施电路原理图如下:所述的放大器由第一至第十二 PM0S晶体管MOa、MOb、Mia、M2a、M7a、M7b、Ma1、Ma3、Ma5、Mbl、Mb3、Mb5 以及第一至第十四 NMOS 晶体管 Mlb、M2b、M3a、M3b、M5a、M5b、M6a、M6b、Ma2、Ma4、Ma6、Mb2、Mb4、Mb6 共 26 个 MOS 晶体管构成；其中:
[0018]第一 PM0S晶体管MOa的漏极接第二 PM0S晶体管MOb的源极；第五PM0S晶体管M7a的漏极接第六PM0S晶体管M7b的源极；第三NM0S晶体管M3a的源极接第四NM0S晶体管M3b的漏极；第五NM0S晶体管M5a的源极接第六NM0S晶体管M5b的漏极；第七NM0S晶体管M6a的源极接第八NM0S晶体管M6b的漏极；
[0019]第一、第五、第七至第十二PM0S 晶体管勵&、]?73、]\&11、]\&13、]\&15、]\&1、]\&3、]\&5 的源极共同接供电电源VDD ;除了第二、第六PM0S晶体管M0b、M7b外，其它PM0S晶体管M0a、Mla、M2a、M7a、Mal、Ma3、Ma5、Mbl、Mb3、Mb5的衬底端和偏置电流源Ibias的上端接供电电源VDD ;第二、第六PM0S晶体管M0b、M7b的衬底