M2的输入端；电荷栗M2的输出端连接环路滤波器M3的输入端；环路滤波器M3的输出端连接压控振荡器M4的输入端；相位插值器M5的输入端连接压控振荡器的输出端；随机序列发生器M7的输出连接扩频时钟调制器M6的输入端，扩频时钟调制器M6的输出连接M5的输入端。
[0034]相位比较器Ml比较相位插值器M5的输出信号和参考时钟的相位误差，电荷栗M2将这个相位误差转化为电流形式，经过环路滤波器M3后又转换为电压信号，进而控制压控振荡器M4的输出信号频率。该输出信号一方面经过相位插值器M5实现精确分频后反馈给相位比较器Ml的输入端，一方面作为锁相环的输出。扩频时钟调制器M6生成相位控制信号，通过改变相位插值器M5的相位输出来改变回路的分频比，实现小数分频功能。随机序列发生器M7产生一组伪随机数，送给扩频时钟调制器M6，对相位控制信号进行随机化处理。本发明提供的一种基于锁相环相位插值的扩频时钟产生电路，包括:相位比较器、电荷栗、环路滤波器、压控振荡器、相位插值器及其控制逻辑。相位比较器的两个输入端分别连接参考时钟信号和相位插值器的输出端，输出端连接电荷栗的输入端；电荷栗的输出端连接环路滤波器的输入端；环路滤波器的输出端连接压控振荡器的输入端；相位插值器的输入端连接压控振荡器的输出端。
[0035]相位比较器比较相位插值器的输出信号和参考时钟的相位误差，电荷栗将这个相位误差转化为电流形式，经过环路滤波器后又转换为电压信号，进而控制压控振荡器的输出信号频率。该输出信号一方面经过相位插值器实现分频后反馈给相位比较器的输入端，一方面作为锁相环的输出。
[0036]本发明提供的一种基于锁相环相位插值的扩频时钟产生方法，使用相位插值器来实现小数分频。相位插值过程以相位插值器输入时钟信号的一个周期为单位，进行多相位的平均划分，插相的精度，也即分频的精度，由一个时钟周期内可插入的相位个数决定。
[0037]相比而言，通过Sigma-delta调制的小数分频来进行时钟扩频的方式，其分频的最小时间精度等于一个参考时钟周期，小数的精度与Sigma-delta调制器的位数有关。由于其输出信号的频率是取一段时间内的平均值，不可避免会因杂散产生时钟抖动。
[0038]图6说明了用相位插值实现分频的原理。如图中所示，振荡器的输出ΡΗ0?PH7是周期为T的多相信号，相位各相差T/8，输入到相位插值器。DIV为相位插值器的输出信号。相位插值器在图示的L时刻输出信号ΡΗ0的相位，在12时刻输出信号PH7的相位，在13时刻输出信号PH6的相位，在t4时刻输出信号PH5的相位，依次类推，就得到了周期为2.875T的输出信号DIV，分频比即为2.875。根据上文所述，这里插相的精度为T/8，分频的精度也就等于该值。
[0039]图7说明了 Sigma-delta调制分频的原理。在图7中，η和N都代表分频比，即分频器输入信号频率与输出信号频率的比值。在t时间段内，分频比在η。?113之间发生变化，于是就得到各段时间t内的分频比分别为Ν。?Ν2。这种方式产生的分频比，实际上是对各段的整数分频比取平均值得到的，其分频的精度与性能与η的大小及变化形式有关。
[0040]图8说明了扩频调制的原理。在图8中，分频器的分频比会依照一定的调制周期进行周期性变化，这种变化会导致锁相环的输出信号频谱功率强度有一定程度下降，如图9中的较粗实线所示。这种方法通过降低时钟信号的功率强度，能减小时钟信号功率辐射对其周围模块的电磁干扰。
[0041]总之，本发明提供了一种相位插值的扩频时钟产生方法，所阐述的方法相比于常用的Sigma-delta小数分频锁相环产生扩频时钟的方法，具有更小的实际分频步长和更小的时钟抖动，适用于遵循SATA、PCIE等协议中要求时钟扩频的高速串行数据传输。对本方法中所采用的锁相环部件或结构进行替换修改的行为，如采用时间-数字转换器TDC取代相位插值器以减小锁相环反馈回路分频步长，或利用Sigma-delta调制器实现对相位控制信号进行随机化处理等，以及沿及所附权利要求书中所阐明的精神对所述步骤所作的修改，都在本专利的权利要求范围之内。
【主权项】
1.一种相位插值扩频时钟产生电路，其特征在于:包括相位比较器M1、电荷栗M2、环路滤波器M3、压控振荡器M4、相位插值器M5、扩频时钟调制器M6以及随机序列发生器M7，其中相位比较器Ml的两个输入端分别连接参考时钟信号和相位插值器M5的输出端，相位比较器Ml的输出端连接电荷栗M2的输入端；电荷栗M2的输出端连接环路滤波器M3的输入端；环路滤波器M3的输出端连接压控振荡器M4的输入端；相位插值器M5的输入端连接压控振荡器的输出端；随机序列发生器M7的输出端连接扩频时钟调制器M6的输入端，扩频时钟调制器M6的输出端连接相位插值器M5的输入端，所述随机序列发生器M7通过扩频时钟调制器对相位插值器的相位控制信号进行随机化处理。2.—种相位插值扩频时钟产生方法，其特征在于:包括以下步骤: 1)相位比较器比较相位插值器的输出信号和参考时钟的相位误差，电荷栗将这个相位误差转化为电流形式，经过环路滤波器后又转换为电压信号，进而控制压控振荡器的输出信号频率； 2)压控振荡器输出信号作为锁相环的输出信号，同时压控振荡器输出信号经过相位插值器实现分频后反馈给相位比较器； 分频具体为: 以相位插值器输入扩频时钟信号的一个周期为单位，进行多相位的平均划分； 3)在控制相位插值器相位的过程中，通过扩频时钟调制器向相位的控制信号中加入伪随机序列，实现对插值相位的随机化处理。
【专利摘要】本发明提供了一种相位插值扩频时钟产生电路及方法，包括使用锁相环产生所需的稳定的时钟输出，调节相位插值器和相位控制逻辑实现时钟的扩频输出，使用随机化模块处理相位控制信号等。本发明提供的扩频时钟产生方法具有低杂散，低抖动的特点，适用于需要对时钟进行频率扩展的高速串行数据传输。
【IPC分类】H03L7/099
【公开号】CN105391447
【申请号】CN201510925660
【发明人】邵刚, 蔡叶芳, 王晋, 王希, 吕俊盛
【申请人】中国航空工业集团公司西安航空计算技术研究所
【公开日】2016年3月9日
【申请日】2015年12月11日