样时钟信号Fs2的触发时序(例如上升沿)，所述多个采样器120中的第二采样器采样经分频时钟信号111，以及提供采样结果121中的第二采样结果121 (2)给选择器130的第二输入端。依照所述多个采样时钟信号Fs中的第三采样时钟信号Fs3的触发时序(例如上升沿)，所述多个采样器120中的第三采样器采样经分频时钟信号111，以及提供采样结果121中的第三采样结果121(3)给选择器130的第三输入端。依照所述多个采样时钟信号Fs中的第四采样时钟信号Fs4的触发时序(例如上升沿)，所述多个采样器120中的第四采样器采样经分频时钟信号111，以及提供采样结果121中的第四采样结果121(4)给选择器130的第四输入端。
[0068]请参照图1，选择器130的控制端耦接至控制电路140的输出端，以接收小数码(Fract1n code)Cf0选择器130的输出端親接至多相位频率产生电路500的反馈端，以供应反馈信号Ffb。控制电路140提供小数码Cf至选择器130的控制端，以控制选择器130选择性地将这些采样器120其中一个的输出端耦接至多相位频率产生电路500的反馈端。选择器130可以是任何切换电路或是路由电路。举例来说，一些实施例中(但不限于此)，选择器可能包括多工器。此多工器多个输入端各自耦接至这些采样器120其中一个的输出。此多工器的控制端耦接至控制电路140的输出端以接收小数码Cf。此多工器的输出端耦接至多相位频率产生电路500的反馈端以供应反馈信号Ffb。
[0069]图4是依照本发明实施例说明图1所示信号的波形示意图。依照小数码Cf的控制，选择器130可以选择性地将这些采样器120其中一个的输出端耦接至多相位频率产生电路500的反馈端。举例来说，当小数码Cf为「I」时，选择器130选择将采样器120中的第一采样器所输出第一采样结果121 (I)作为反馈信号Ffb而传送给多相位频率产生电路500的反馈端。当小数码Cf为「3」时，选择器130选择将采样器120中的第三采样器所输出第三采样结果121 (3)作为反馈信号Ffb而传送给多相位频率产生电路500的反馈端。
[0070]请参照图1，控制电路140可以藉由改变小数码Cf来改变反馈信号Ffb的相位。因此，小数分频器100可以实现多模数(mult1-modulus)的小数分频器。除此之外，由于选择器130是利用分频器110所输出的低频率时钟信号111实现小数分频功能(而不是用高频率的输出时钟信号Fout)，因此小数分频器100可以降低量化误差，且降低功耗。
[0071]图5是依照本发明一实施例说明图1所示多相位频率产生电路500的电路方块示意图。图5所示小数分频器100可以参照图1至图4相关说明而类推，故不再赘述。在图5所示实施例中，多相位频率产生电路500包括控制电压产生电路510以及压控振荡器(voltage controlled oscillator，VCO) 520。控制电压产生电路 510 依据参考信号 Fref与反馈信号Ffb而对应产生控制电压Vc。举例来说，控制电压产生电路510可以检测/比较参考信号Fref与反馈信号Ffb 二者之间的频率差和/或相位差。依据频率差和/或相位差，控制电压产生电路510可以对应产生/调整控制电压Vc。控制电压产生电路510可以用任何方式实现。举例来说，在一些实施例中(不限于此)，已知频率检测电路或已知相位检测电路可以被用来实现控制电压产生电路510。
[0072]压控振荡器520的控制端耦接至控制电压产生电路510的输出端，以接收控制电压Vc。依据控制电压Vc的控制，压控振荡器520可以对应产生输出时钟信号Fout与所述多个采样时钟信号Fs。输出时钟信号Fout与所述多个采样时钟信号Fs的频率是响应于控制电压Vc。压控振荡器520可以用任何方式实现。举例来说，在一些实施例中(不限于此)，已知压控振荡电路可以被用来实现压控振荡器520。
[0073]图6是依照本发明一实施例说明图1与图5所示控制电路140，以及图5所示控制电压产生电路510的电路方块示意图。图6所示分频器110、采样器120、选择器130与压控振荡器520可以参照图1至图5相关说明而类推，故不再赘述。
[0074]在图6所示实施例中，控制电压产生电路510包括相位频率检测器(phasefrequency detector，PFD) 51K 电荷栗(charge pump) 512 以及回路滤波器(loopfilter)5130相位频率检测器511可以检测参考信号Fref与反馈信号Ffb的频率差或相位差，而对应产生检测结果。在一些实施例中(但不限于此)，所述检测结果可以是两个数字信号，分别是上拉信号以及下拉信号。相位频率检测器511可以用任何方式实现。举例来说，在一些实施例中(不限于此)，已知相位频率检测电路可以被用来实现相位频率检测器 511。
[0075]电荷栗512的输入端耦接至相位频率检测器511的输出端，以接收所述检测结果。电荷帮浦512可以将所述检测结果转换为控制电压。电荷栗512可以用任何方式实现。举例来说，在一些实施例中(不限于此)，已知电荷栗电路可以被用来实现电荷栗512。
[0076]回路滤波器513的输入端耦接至电荷栗512的输出端以接收控制电压。回路滤波器513的输出端耦接至压控振荡器520的控制端以提供经过滤的控制电压Vc。回路滤波器513可过滤电荷帮浦512所输出的控制电压的高频部分，然后将经过滤的控制电压Vc提供给压控振荡器520的控制端。回路滤波器513可以用任何方式实现。举例来说，在一些实施例中(不限于此)，已知回路滤波电路或已知低通电路可以被用来实现回路滤波器513。
[0077]压控振荡器520将此控制电压Vc转换为对应的振荡信号(输出时钟信号Fout与所述多个采样时钟信号Fs)。分频器110可以调降高频率的输出时钟信号Fout的频率，以产生低频率的经分频时钟信号111。采样器120与选择器130可以依照小数码Cf而对应微调所述经分频时钟信号111的相位，并将经微调相位的信号111作为反馈信号Ffb。此反馈信号Ffb被反馈至相位频率检测器511，以便和参考信号Fref比较。
[0078]在图6所示实施例中，控制电路140包括三角积分调制器(delta-sigmamodulator, Δ Xmodulator) 141、加法器 142、有限脉冲响应(Finite Impulse Response,FIR)滤波器143以及除法器144。三角积分调制器141、有限脉冲响应滤波器143以及除法器144所需的操作时钟可以由反馈信号Ffb提供。在其他实施例中，依照实际设计需求，三角积分调制器141、有限脉冲响应滤波器143或除法器144可能不需要操作时钟。
[0079]三角积分调制器141接收正整数参数K并进行三角积分(delta-sigma，Δ Σ)调制，以获得小数分频比率(fract1nal dividing rat1)。正整数参数K可以依照设计需求而设定，或由前级控制电路(未绘示)动态决定。在其他实施例中，正整数参数K可以由使用者动态调整。三角积分调制器141可以用任何方式实现。举例来说，在一些实施例中(不限于此)，已知三角积分调制电路可以被用来实现三角积分调制器141。
[0080]加法器142的第一输入端耦接至三角积分调制器141的输出端，以接收所述小数分频比率。加法器142的第二输入端接收整数参数M。整数参数M可以依照设计需求而设定，或由前级控制电路(未绘示)动态决定。在其他实施例中，整数参数M可以由使用者动态调整。加法器142可以用任何方式实现。在一些实施例中(不限于此)，已知加法电路可以被用来实现加法器142。
[0081]举例来说，在一些实施例中(但不限于此)，三角积分调制器141所输出的小数分频比率可以是K/2b，而加法器142所输出的分频参数可以是M+(K/2b)，其中b为三角积分调制器141内部累加器的位数量。
[0082]有限脉冲响应滤波器143的输入端耦接至加法器142的输出端，以接收分频参数。有限脉冲响应滤波器143的输出端耦接至除法器144的输入端，以提供经滤波值。有限脉冲响应滤波器143可以用任何方式实现。在一些实施例中(不限于此)，已知有限脉冲响应滤波电路可以被用来实现有限脉冲响应滤波器143。在另一些实施例中，有限脉冲响应滤波器143可以是N阶数(N-taps)的FIR滤波器，其中N为采样时钟信号Fs的相位数量。
[0083]除法器144的输入端耦接至有限脉冲响应滤波器143的输出端，以接收经滤波值。除法器144将该经滤波值除以除数N而获得商数。其中，该商数的小数部分作为小数码Cf而被提供给选择器130的控制端，而该商数的整数部分作为整数码Ci而被提供给分频器110。分频器110可以将输出时钟信号Fout的频率除以整数码Ci (该商数整数部分)所代表的整数值，而决定该经分频时钟信号111的频率。举例来说，假设整数码Ci所代表的整数值为8，而输出时钟信号Fout的频率为f，则该经分频时钟信号111的频率为f/8。
[0084]图1与图5所示控制电路140的实现方式不应受限于图6。举例来说，图7是依照本发明另一实施例说明图1与图5所示控制电路140的电路方块示意图。图7所示分频器110、采样器120、选择器130、控制电压产生电路510与压控振荡器520可以参照图1至图6相关说明而类推，故不再赘述。
[0085]在图7所示实施例中，控制电路140包括三角积分调制器141、有限脉冲响应滤波器143以及除法器144。三角积分调制器接收正整数参数K并进行三角积分调制，以获得小数分频比率。有限脉冲响应滤波器143的输入端耦接至三角积分调