高效率功率放大器电路的制作方法
【专利摘要】本发明提供了一种高效率功率放大器电路，解决了现有技术中系统能耗高的问题。所述高效率功率放大器电路包括多个功率放大管，以及垂直排布基极连线、垂直排布集电极连线和水平排布接地背孔；所述功率放大管的基极与所述基极连线连接，所述功率放大管的集电极与所述集电极连线连接，所述功率放大管的发射极与所述接地背孔连接；每两个功率放大管以最短连线共用一个接地背孔。本发明适用于通信系统中的功率放大器电路。
【专利说明】
高效率功率放大器电路
技术领域
[0001]本发明涉及半导体器件技术领域，尤其涉及一种高效率功率放大器电路。
【背景技术】
[0002]功率放大器是通信系统中的关键器件，在雷达、个人通信、导航、卫星通讯、电子对抗等系统中发挥着重要的作用。功率放大器位于发射机的末端，其性能直接影响到信号的传输距离和传输质量，作为发射机的核心组成部分，在系统能源耗费的比例中约占1/3，如果其效率低下，必将导致整个系统效率降低。
[0003]功率放大器实现功率放大则是通过晶体管，单个晶体管在UHF (Ultra HighFrequency，特高频)频率下能提供10~100W的输出功率，而在更高频率通常输出功率限于IW以下，若需要较高的输出功率，可利用不同的功率合成技术将多个晶体管组合在一起。如何排布版图，使得互相牵制的各性能达到最优，成为设计功率放大器的关键。为了降低整个系统的能耗，降低通信设备的工作成本、散热装置和电源技术要求，高效率功率放大器一直以来都是重要的研究内容。
【发明内容】
[0004]本发明提供一种高效率功率放大器电路，能够降低整个系统的能耗。
[0005]为实现上述目的，本发明实施例提供了如下技术方案:
一种高效率功率放大器电路，所述高效率功率放大器电路包括多个功率放大管，以及垂直排布基极连线、垂直排布集电极连线和水平排布接地背孔；所述功率放大管的基极与所述基极连线连接，所述功率放大管的集电极与所述集电极连线连接，所述功率放大管的发射极与所述接地背孔连接；每两个功率放大管以最短连线共用一个接地背孔。
[0006]可选地，所述多个功率放大管呈矩阵排布。
[0007]本发明提供的高效率功率放大器电路，所述高效率功率放大器电路包括多个功率放大管，以及垂直排布基极连线、垂直排布集电极连线和水平排布接地背孔；所述功率放大管的基极与所述基极连线连接，所述功率放大管的集电极与所述集电极连线连接，所述功率放大管的发射极与所述接地背孔连接；每两个功率放大管以最短连线共用一个接地背孔。每两个功率放大管以最短连线共用一个接地背孔，使得背孔间信号不会相会串扰，且散热均匀；而且减少了垂直排布基极连线、垂直排布集电极连线和水平排布接地背孔间的交叠，减少了寄生电容影响，降低了整个系统的能耗。
【附图说明】
[0008]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0009]图1为本发明实施例提供的高效率功率放大器电路的结构示意图；
图2为本发明实施例提供的测试所述高效率功率放大器电路的负载牵引系统原理框图；
图3为本发明实施例提供的测试所述高效率功率放大器电路的测试结果图。
【具体实施方式】
[0010]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0011]本实施例采用GaAs HBT工艺，因为需要低的干扰产物，工作在UHF或更高频率的大多数通信发射机信赖A类、AB类或B类功率放大器。在本实施例中的所有功率放大管I都工作在AB类，单个功率放大管I在UHF频率下能提供10~100W的输出功率，而在更高频率通常输出功率限于IW以下，若需要较高的输出功率，可利用不同的功率合成技术将多个功率放大管I组合在一起。
[0012]如图1所示，本发明实施例提供的高效率功率放大器电路包括24个功率放大管1，以及垂直排布基极连线2、垂直排布集电极连线3和水平排布接地背孔4 ;所述24个功率放大管I呈6*4矩阵排列；每个功率放大管I有三个极，分别为基极11、集电极12和发射极13 ;所述功率放大管I的基极11与所述基极连线2连接，所述功率放大管I的集电极12与所述集电极连线3连接，所述功率放大管I的发射极13与所述接地背孔4连接；每两个功率放大管I以最短连线共用一个接地背孔。
[0013]在本实施例中，垂直排布基极连线2的尺寸为36um *550um，垂直排布集电极连线3的尺寸为20um *490um，接地背孔4的尺寸为80 um *80 um。
[0014]本发明提供的高效率功率放大器电路，所述高效率功率放大器电路包括多个功率放大管，以及垂直排布基极连线、垂直排布集电极连线和水平排布接地背孔；所述功率放大管的基极与所述基极连线连接，所述功率放大管的集电极与所述集电极连线连接，所述功率放大管的发射极与所述接地背孔连接；每两个功率放大管以最短连线共用一个接地背孔。与现有技术相比，每两个功率放大管以最短连线共用一个接地背孔，使得背孔间信号不会相会串扰，且散热均匀；而且减少了垂直排布基极连线、垂直排布集电极连线和水平排布接地背孔间的交叠，减少了寄生电容影响，降低了整个系统的能耗。
[0015]将本实施例提供的高效率功率放大器电路实际加工流片，并将芯片绑线于PCB测试板上，并采用负载牵引系统进行性能测试。如图2所示，PNA-X是安捷伦最新一代矢量网络分析仪，可以替代信号源、功率计、频谱仪及传统的网络仪；Tuner则是负载牵引系统中的自动化阻抗调谐器，有放入待测器件(Device Under Testing，DUT)前端的源Tuner和放入待测器件(DUT)后端的负载Tuner。负载牵引系统的原理是，通过电脑控制阻抗调谐器，使得待测器件的输入输出阻抗达到最优匹配点，在这个最优匹配点时的输出、效率、增益等性能可达到最优，通过这种自动化匹配大大降低人工调试所带来的成本和时间消耗。负载牵引测试能够精确的给出功率放大管在所需条件下输入和输出端的最佳阻抗匹配点，及输出、效率、增益等关键参数性能，已被广泛应用于功率放大器快速高效测试中。
[0016]图3为本实施例在不调谐谐波阻抗下，基波负载牵引测试结果图。其中，Pout为放大器的输出功率(单位dBm)，Pin为放大器的输入功率(单位dBm)，Gain为放大器的增益(单位dB)，PAE为放大器的效率(单位％)。从图中可知，本实施例中的功率放大器电路在IdB压缩点输出33dBm时的效率可达54%，且长时间工作，工作电流稳定，温度稳定性好。若进行二次谐波阻抗调谐，效率更会有10个百分点的性能提高。
[0017]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【主权项】
1.一种高效率功率放大器电路，其特征在于，所述高效率功率放大器电路包括多个功率放大管，以及垂直排布基极连线、垂直排布集电极连线和水平排布接地背孔；所述功率放大管的基极与所述基极连线连接，所述功率放大管的集电极与所述集电极连线连接，所述功率放大管的发射极与所述接地背孔连接；每两个功率放大管以最短连线共用一个接地背孔。2.根据权利要求1所述的高效率功率放大器电路，其特征在于，所述多个功率放大管呈矩阵排布。
【文档编号】H03F1/02GK106033951SQ201510120724
【公开日】2016年10月19日
【申请日】2015年3月19日
【发明人】万晶, 杨敏, 贲志红, 梁晓新, 阎跃鹏
【申请人】中国科学院微电子研究所