一种晶体兼容的电路板及其电路的制作方法
【专利摘要】本发明公开了一种晶体兼容的电路板及其电路，电路板包括CPU焊盘和CPU的晶振焊盘，还包括一个用于焊接单晶体或双晶体的晶体焊盘，若干个用于焊接单晶体和双晶体的外围电路的器件焊盘；若干个器件焊盘通过导线与晶体焊盘连接，晶体焊盘连接CPU焊盘和CPU的晶振焊盘；由于只设置了一个晶体焊盘，同时设置了单晶体和双晶体两者的外围电路的器件焊盘，可根据实际需求在晶体焊盘中焊接所需的双晶体或单晶体，选择相应的器件在器件焊盘上进行焊接贴片或悬空，即可形成对应晶体的外围电路。在一片电路板上能兼容单晶体和双晶体及其外围电路，与现有技术相比，减少了一个晶体及其对应的外围电路器件，节省了电路板的空间，降低了用料和成本。
【专利说明】
-种晶体兼容的电路板及其电路
技术领域
[0001] 本发明设及X射线机运动技术领域，尤其设及的是一种晶体兼容的电路板及其电 路。
【背景技术】
[0002] 随着GPS(Global 化sitioning System,全球定位系统），WLAN(无线局域网），LTE 化ong Term Evolution,长期演进)等技术的迅猛发展，射频通讯系统对长期、短期频率稳 定度俱佳的高性能晶体振荡器的需求也迅猛攀升。因溫度补偿晶体振荡器(TCX0,简称晶 振）是手机等便携通讯终端射频电路中的关键器件之一，其中包含具有压控频率校正功 能的电压控制溫补晶体振荡器(VCTCX0,简称溫补晶体)可配合自动频率控制信号(AFC)， 根据高精度基站时钟脉冲自动在终端进行频偏校准，具备十分优良的长/短期频率稳定 性，在中高端射频系统中广泛采用。
[0003] 现有技术中，无论是2G/3G/4G还是GPS/WIFI通路，都需要用到晶体。现有的单晶体 和双晶体的切换电路如图1所不，XI表不单晶体，X2表不双晶体。每个晶体外部均设置有对 应的外围电路（电阻电容）。通常2G/3G/4G使用单晶体(Tsx，溫补晶体振荡器），2G/3G/4G、 GPS/WIFI均可使用双晶体(VCTCX0,电压控制溫补晶体振荡器）。根据使用情况由CPU进行切 换选择，通常仅一个晶体工作。
[0004] 但是，电路板的LTE区域空间有限且晶体资源紧缺。现有电路没有进行兼容设计， 分别设置两个晶体及其外围电路增加了板端空间，而实际仅使用一个晶体，造成了空间浪 费。
[0005] 因而现有技术还有待改进和提高。
【发明内容】
[0006] 鉴于上述现有技术的不足之处，本发明的目的在于提供一种晶体兼容的电路板及 其电路，W解决现有电路板同时设置单晶体和双晶体导致空间浪费的问题。
[0007] 为了达到上述目的，本发明采取了 W下技术方案： 一种晶体兼容的电路板，包括CPU焊盘和CPU的晶振焊盘，其还包括一个用于焊接单晶 体或双晶体的晶体焊盘，若干个用于焊接单晶体和双晶体的外围电路的器件焊盘;所述若 干个器件焊盘通过导线与晶体焊盘连接，所述晶体焊盘连接CPU焊盘和CPU的晶振焊盘。
[000引所述的晶体兼容的电路板中，所述器件焊盘包括第一电阻焊盘、第二电阻焊盘、第 Ξ电阻焊盘和第四电阻焊盘； 所述晶体焊盘的第一pin脚连接CPU的晶振焊盘的一pin脚;晶体焊盘的第Ξρ?η脚连接 第一电阻焊盘Ρ1的一 pin脚、第二电阻焊盘的一 pin脚和第Ξ电阻焊盘的一 pin脚；晶体焊盘 的第四pin脚连接CPU的晶振焊盘的另一 pin脚，晶体焊盘的第六pin脚连接CPU焊盘和第四 电阻焊盘的一 pin脚，晶体焊盘的第二pin脚和第五pin脚悬空，所述第一电阻焊盘的另一 pin脚接地，第二电阻焊盘的另一 pin脚连接CPU焊盘，第Ξ电阻焊盘的另一 pin脚连接CPU, 第四电阻焊盘的另一 pin脚连接CPU焊盘。
[0009] 所述的晶体兼容的电路板中，所述器件焊盘还包括第一电容焊盘和第二电容焊 盘； 所述第一电容焊盘的一 pin脚连接晶体焊盘的第一 pin脚，第一电容焊盘的另一 pin脚 接地，第二电容焊盘的一 pin脚连接第四电阻焊盘的另一 pin脚，第二电容焊盘的另一 pin脚 接地。
[0010] 所述的晶体兼容的电路板中，所述晶体焊盘焊接双晶体时，第一电阻焊盘和第四 电阻焊盘分别焊接一个电阻，第二电阻焊盘和第Ξ电阻焊盘不焊接，第一电容焊盘和第二 电容焊盘分别焊接一个电容。
[0011] 所述的晶体兼容的电路板中，所述晶体焊盘焊接单晶体时，第一电阻焊盘、第四电 阻焊盘、第一电容焊盘和第二电容焊盘均不焊接;第二电阻焊盘和第Ξ电阻焊盘分别焊接 一个电阻。
[0012] -种采用所述的晶体兼容的电路板的电路，包括CPU和CPU的晶振，其还包括双晶 体、第一电阻和第四电阻;所述双晶体的VC0N脚连接CHJ的晶振的一端;双晶体的两个NC脚 悬空，双晶体的GND脚通过第一电阻接地，双晶体的OUT脚连接CPU的晶振的另一端，双晶体 的VCC脚连接第四电阻的一端，第四电阻的另一端连接CPU。
[0013] 所述的电路中，还包括第一电容和第二电容，所述第一电容的一端连接双晶体的 VC0N脚，第一电容的另一端接地，第二电容的一端连接第四电阻的另一端，第二电容的另一 端接地。
[0014] -种采用所述的晶体兼容的电路板的电路，包括CPU和CPU的晶振，其还包括单晶 体、第二电阻和第Ξ电阻;所述单晶体的册T2脚连接CPU的晶振的一端;单晶体的T皿RM脚通 过第二电阻连接CPU、还通过第Ξ电阻连接CPU;单晶体的册T1脚连接CPU的晶振的另一端， 单晶体的GND脚连接CPU中内置的地。
[0015] 相较于现有技术，本发明提供的晶体兼容的电路板及其电路，电路板包括CPU焊盘 和CPU的晶振焊盘，还包括一个用于焊接单晶体或双晶体的晶体焊盘，若干个用于焊接单晶 体和双晶体的外围电路的器件焊盘;所述若干个器件焊盘通过导线与晶体焊盘连接，所述 晶体焊盘连接CPU焊盘和CPU的晶振焊盘；由于只设置了一个晶体焊盘，同时设置了单晶体 和双晶体两者的外围电路的器件焊盘，用户可根据实际需要在晶体焊盘中焊接所需的双晶 体或单晶体，选择相应的器件在器件焊盘上进行焊接贴片或悬空，即可形成对应晶体的外 围电路。运样在一片电路板上能兼容单晶体和双晶体及其外围电路，与现有技术相比，减少 了一个晶体及其对应的外围电路器件，节省了电路板的空间，降低了用料和成本。
【附图说明】
[0016] 图1是现有的单晶体和双晶体的切换电路图。
[0017] 图2是本发明提供的晶体兼容的电路板的焊盘示意图。
[0018] 图3是本发明提供的晶体兼容的双晶体的电路图。
[0019] 图4是本发明提供的晶体兼容的单晶体的电路图。
[0020] 图5是本发明提供的双晶体与单晶体尺寸相同的晶体焊盘的pin脚示意图。
[0021] 图6是本发明提供的双晶体与单晶体尺寸不同的晶体焊盘的pin脚示意图。
【具体实施方式】
[0022] 本发明提供一种晶体兼容的电路板及其电路，针对电路板空间有限W及资源紧缺 的情况，设计能兼容更多晶体尺寸的线路和电路，将成本和资源都最大化利用。为使本发明 的目的、技术方案及优点更加清楚、明确，W下参照附图并举实施例对本发明进一步详细说 明。应当理解，此处所描述的具体实施例仅用W解释本发明，并不用于限定本发明。 请同时参阅图2和图3,本发明提供的晶体兼容的电路板上设置有一个用于焊接单晶体 或双晶体的晶体焊盘，若干个用于焊接单晶体和双晶体的外围电路器件的器件焊盘。所述 若干个器件焊盘通过导线与晶体焊盘连接，所述晶体焊盘连接CPU焊盘和CPU的晶振焊盘。
[0023] 本实施例中，所述器件焊盘包括第一电阻焊盘P1、第二电阻焊盘P2、第Ξ电阻焊盘 P3和第四电阻焊盘P4;所述晶体焊盘X的第一pin脚连接CPU的晶振焊盘的一pin脚；晶体焊 盘X的第Ξρ?η脚连接第一电阻焊盘P1的一 pin脚、第二电阻焊盘P2的一 pin脚和第Ξ电阻焊 盘P3的一pin脚；晶体焊盘X的第四pin脚连接CPU的晶振焊盘的另一pin脚，晶体焊盘X的第 六pin脚连接CPU焊盘和第四电阻焊盘P4的一 pin脚，晶体焊盘X的第二pin脚和第五pin脚悬 空，所述第一电阻焊盘P1的另一 pin脚接地，第二电阻焊盘P2的另一 pin脚连接CPU焊盘，第 Ξ电阻焊盘P3的另一P in脚连接CPU，第四电阻焊盘P4的另一P in脚连接CPU焊盘。
[0024] 进一步实施例中，所述器件焊盘还包括第一电容焊盘P5和第二电容焊盘P6;所述 第一电容焊盘P5的一 pin脚连接晶体焊盘X的第一 pin脚，第一电容焊盘P5的另一 pin脚接 地，第二电容焊盘P6的一 pin脚连接第四电阻焊盘P4的另一 pin脚，第二电容焊盘P6的另一 pi η脚接地。
[0025] 需要理解的是，上述的连接，即通过导线（即电路板上的走线)连接。晶体焊盘及其 器件焊盘与CPU焊盘、CPU的晶振焊盘的连接为现有技术，如具体链接CPU焊盘的哪个pin脚 是现有技术。本实施例的改进点主要是先搭建好双晶体、单晶体及其器件焊盘的整体连接 线路，只设置一个晶体焊盘，单晶体和双晶体两者的外围电路的器件焊盘需全部设置在一 起。具体实施时，用户可根据实际需要在晶体焊盘X中焊接所需的双晶体(如VCTCX0)或单晶 体(Tsx，溫补晶体振荡器），根据下述表1、表2和表3在器件焊盘上选择相应的器件进行焊接 贴片或悬空，即可形成对应晶体的外围电路。
[0026] 表 1
表3 其中，P表示焊盘，R表示电阻，C表示电容，NC表示不焊接，若需要焊接则写出该器件的 阻值（Ω )或容值(nf)。
[0027] 本实施例根据表1和表2提供的两种焊接贴片方式在所述晶体兼容的电路板上形 成晶体兼容的电路。例如，晶体焊盘X焊接双晶体VCTCX0时，第一电阻焊盘P1和第四电阻焊 盘P4分别焊接一个0Ω的电阻，第二电阻焊盘P2和第Ξ电阻焊盘P3不焊接，第一电容焊盘P5 和第二电容焊盘P6分别焊接一个lOOnF的电容。请一并参阅图3,则所述电路包括双晶体U1、 第一电阻R1和第四电阻R1;所述双晶体U1的VC0N脚(对应晶体焊盘X的第一 pin脚)连接CPU 的晶振的一端，双晶体U1的两个NC脚(对应晶体焊盘X的第二pin脚和第五pin脚)悬空，双晶 体U1的GND脚(对应晶体焊盘X的第Spin脚)通过第一电阻R1接地，双晶体U1的OUT脚(对应 晶体焊盘X的第四pin脚)连接CHJ的晶振的另一端，双晶体U1的VCC脚(对应晶体焊盘X的第 六pin脚)连接第四电阻R4的一端(对应第四电阻焊盘P4的一 pin脚），第四电阻R4的另一端 (对应第四电阻焊盘P4的另一 pin脚)连接CPU。
[0028] 进一步实施例中，所述电路还包括第一电容Cl和第二电容C2,所述第一电容Cl的 一端(对应第一电容焊盘P5的一P in脚)连接双晶体U1的VC0N脚，第一电容C1的另一端(对应 第一电容焊盘P5的另一 pin脚)接地，第二电容C2的一端(对应第二电容焊盘P6的一 pin脚） 连接第四电阻R4的另一端，第二电容C2的另一端(对应第二电容焊盘P6的另一 pin脚)接地。
[0029] 接入双晶体时，第Spin脚接地使热敏通路NC掉，第二电阻焊盘P2和第Ξ电阻焊盘 P3断开，则双晶体与CPU之间不会传输热敏信号?ERM_SENSE。通过第四电阻R4连接CPU输入 供电电压VCCX0_0_PMU给双晶体VCTXC0供电，并通过第二电容C2对供电电压VCCX0_0_PMU滤 波。第一电容C1对CPU的晶振的信号进行滤波。此时不需要切换xmode单晶体模式。
[0030] 若晶体焊盘X上焊接的是单晶体(Tsx)，则第一电阻焊盘P1、第四电阻焊盘P4、第一 电容焊盘P5和第二电容焊盘P6均不焊接。第二电阻焊盘P2焊接一个100ΚΩ的电阻，第Ξ电 阻焊盘P3焊接一个0Ω的电阻。请一并参阅图4,结合表1~表3,则所述电路包括单晶体U2、第 二电阻R2和第Ξ电阻R3;所述单晶体U2的H0T2脚（即单晶体U2的pin3脚，对应晶体焊盘X的 第一 pin脚)连接CPU的晶振的一端;单晶体U2的??ΕΚΜ脚（即单晶体U2的pin4脚，对应晶体焊 盘X的第Spin脚)通过第二电阻R2连接CPU、还通过第Ξ电阻R3连接CPU;单晶体U2的册τι脚 (即单晶体U2的pinl脚，对应晶体焊盘X的第四pin脚)连接CPU的晶振的另一端，单晶体U21 的GND脚（即单晶体U2的P in2脚，对应晶体焊盘X的第六P in脚)连接CPU。
[0031] 单晶振时不用电压控制，因此无需输入供电电压VCCX0_0_PMU，第四电阻焊盘P4断 开，切换xmode单晶体模式。此时需要进行溫度检测，由第Ξ电阻R3连接热敏pin脚（即 T皿RM脚），第一电阻焊盘P1断开。第二电阻R2从输入电压AUXADC_REF_RF分压，为单晶体 提供偏置电压，使单晶体能正常工作。单晶体U21的GND脚(TSC_G)通过一电阻连接CPU中内 置的地。
[0032] 本实施例不是从器件本身上兼容，而是从电路层面上做到了兼容。运样可W节省 成本的同时不用担屯、器件资源的问题。
[0033] 需要理解的是，上述实施例中，双晶体(6个pin脚）与单晶体(4个pin脚）的尺寸均 是2520,可W直接焊接。由于单晶体缺少2个pin脚，焊接时需参考表3对应焊机。电路板上的 晶体焊盘的pin脚如图5所示，设置6个pin脚。
[0034] 在具体实施时，单晶体的尺寸可能是2016,为了使双晶体pin脚与单晶体的pin脚 能兼容，在电路板上晶体焊盘的P in脚如图6所示，包括单晶体的4个P in脚（1、2、3、4 )和双晶 体的6个pin脚(a、b、c、d、e、f)。双晶体的第一pin脚a、第Ξpin脚c、第四pin脚d、第六pin脚f 与单晶体的4个pin脚--对应部分重叠。
[0035] 综上所述，本发明的晶体兼容的电路板及其电路，针对电路板空间有限W及资源 紧缺的情况，在电路板上只设置了一个晶体焊盘，同时设置了单晶体和双晶体两者的外围 电路的器件焊盘，用户可根据实际需要在晶体焊盘中焊接所需的双晶体或单晶体，选择相 应的器件在器件焊盘上进行焊接贴片或悬空，即可形成对应晶体的外围电路。合理利用电 路板的空间来达到单双晶体的切换，还能兼容不同尺寸的晶体。与现有技术相比，实际焊接 时减少了一个晶体及其对应的外围电路器件，节省了电路板的空间，降低了用料和成本。
[0036] 应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可 W根据上述说明加 W改进或变换，所有运些改进和变换都应属于本发明所附权利要求的保 护范围。
【主权项】
1. 一种晶体兼容的电路板，包括CPU焊盘和CPU的晶振焊盘，其特征在于，还包括一个用 于焊接单晶体或双晶体的晶体焊盘，若干个用于焊接单晶体和双晶体的外围电路的器件焊 盘;所述若干个器件焊盘通过导线与晶体焊盘连接，所述晶体焊盘连接CPU焊盘和CPU的晶 振焊盘。2. 根据权利要求1所述的晶体兼容的电路板，其特征在于，所述器件焊盘包括第一电阻 焊盘、第二电阻焊盘、第三电阻焊盘和第四电阻焊盘； 所述晶体焊盘的第一pin脚连接CHJ的晶振焊盘的一pin脚；晶体焊盘的第三pin脚连接 第一电阻焊盘P1的一pin脚、第二电阻焊盘的一pin脚和第三电阻焊盘的一pin脚；晶体焊盘 的第四pin脚连接CPU的晶振焊盘的另一 pin脚，晶体焊盘的第六pin脚连接CPU焊盘和第四 电阻焊盘的一 pin脚，晶体焊盘的第二pin脚和第五pin脚悬空，所述第一电阻焊盘的另一 pin脚接地，第二电阻焊盘的另一 pin脚连接CPU焊盘，第三电阻焊盘的另一 pin脚连接CPU， 第四电阻焊盘的另一p in脚连接CPU焊盘。3. 根据权利要求2所述的晶体兼容的电路板，其特征在于，所述器件焊盘还包括第一电 容焊盘和第二电容焊盘； 所述第一电容焊盘的一 pin脚连接晶体焊盘的第一 pin脚，第一电容焊盘的另一pin脚 接地，第二电容焊盘的一 pin脚连接第四电阻焊盘的另一 pin脚，第二电容焊盘的另一 pin脚 接地。4. 根据权利要求3所述的晶体兼容的电路板，其特征在于，所述晶体焊盘焊接双晶体 时，第一电阻焊盘和第四电阻焊盘分别焊接一个电阻，第二电阻焊盘和第三电阻焊盘不焊 接，第一电容焊盘和第二电容焊盘分别焊接一个电容。5. 根据权利要求3所述的晶体兼容的电路板，其特征在于，所述晶体焊盘焊接单晶体 时，第一电阻焊盘、第四电阻焊盘、第一电容焊盘和第二电容焊盘均不焊接;第二电阻焊盘 和第三电阻焊盘分别焊接一个电阻。6. -种采用权利要求3所述的晶体兼容的电路板的电路，包括CPU和CPU的晶振，其特征 在于，还包括双晶体、第一电阻和第四电阻;所述双晶体的VCON脚连接CPU的晶振的一端;双 晶体的两个NC脚悬空，双晶体的GND脚通过第一电阻接地，双晶体的OUT脚连接CPU的晶振的 另一端，双晶体的VCC脚连接第四电阻的一端，第四电阻的另一端连接CPU。7. 根据权利要求6所述的电路，其特征在于，还包括第一电容和第二电容，所述第一电 容的一端连接双晶体的VC0N脚，第一电容的另一端接地，第二电容的一端连接第四电阻的 另一端，第二电容的另一端接地。8. -种采用权利要求3所述的晶体兼容的电路板的电路，包括CPU和CPU的晶振，其特征 在于，还包括单晶体、第二电阻和第三电阻;所述单晶体的H0T2脚连接CPU的晶振的一端;单 晶体的THERM脚通过第二电阻连接CPU、还通过第三电阻连接CPU;单晶体的HOT 1脚连接CPU 的晶振的另一端，单晶体的GND脚连接CPU中内置的地。
【文档编号】H05K1/11GK106061109SQ201610664534
【公开日】2016年10月26日
【申请日】2016年8月15日 公开号201610664534.3, CN 106061109 A, CN 106061109A, CN 201610664534, CN-A-106061109, CN106061109 A, CN106061109A, CN201610664534, CN201610664534.3
【发明人】刘海山
【申请人】深圳市明泰电讯有限公司