实现忆感器特性的模拟电路的制作方法
【技术领域】
[0001] 本实用新型属于电路设计技术领域，设及一种忆感器模型的等效电路实现，具体 设及一种实现忆感器特性的模拟电路。
【背景技术】
[0002] 忆感器作为一类具有记忆特性的新型电路元器件，是继忆阻器之后的非线性元器 件。随着忆阻器的物理实现，Ventra等进一步扩展了记忆元器件的范围，提出了两种新型记 忆元器件的概念:忆容器与忆感器。忆阻器、忆容器和忆感器作为一类具有记忆特性的基本 电路元器件，其在非线性电路中的应用受到了人们的广泛关注，因其具有记忆特性，可应用 于非遗失性存储器和人工神经网络。目前对于忆阻器的仿真建模和电路实现有大量的文献 报道，但对于忆容器和忆感器振荡器的研究还比较少，主要原因是相对忆阻器而言，忆容器 和忆感器的实际物理器件尚未实现，其数学模型和电路模型还不够完善。因此，迫切需要一 种等效电路来代替实际的忆感器件。
[0003] 目前，虽已报道了少量忆感器的数学模型，但都只停留在理论分析与仿真验证，而 很少由硬件电路构成的等效电路，有的模型较复杂，导致实际应用中难W实现;有的误差较 大，难W精确模拟实际忆感器的特性。因此，设计一种原理简单、精确的忆感器等效电路具 有重要意义。
【发明内容】
[0004] 针对现有技术存在的上述不足，本实用新型提出了一种实现忆感器特性的模拟电 路，用W模拟忆感器的磁通量电流特性，替代实际忆感器进行实验和应用及研究。
[0005] 本实用新型解决技术问题所采取的技术方案如下:一种实现忆感器特性的模拟电 路包括忆感器等效电路和磁通量产生电路，磁通量产生电路由集成运算放大器Ul构成作为 忆感器等效电路的输入，集成运算放大器Ul用于实现第一积分器和反向放大器。忆感器等 效电路包括集成运算放大器Ul和乘法器U2,集成运算放大器Ul用于实现第二积分器和加法 器;反向放大器和第二积分器与乘法器相连，实现信号的相乘，并将输出作用于加法器得到 最终的忆感器电流量。
[0006] 优选的，所述的一种实现忆感器特性的模拟电路，包括集成运算放大器Ul，乘法器 U2、九个电阻和两个电容；
[0007] 所述的集成运算放大器Ul采用LM324;乘法器U2采用AD633;
[000引所述的集成运算放大器Ul的第1引脚与第一电容Cl的一端、第二电阻R2的一端、第 S电阻R3的一端、第四电阻R4的一端连接，第2引脚与第一电阻Rl的一端、第一电容Cl的另 一端、第二电阻R2的另一端连接，第3、5、10、1巧I脚接地，第4引脚接电源VCC，第6引脚与第 S电阻R3的另一端、第五电阻R5的一端连接，第7引脚与第五电阻R5的另一端、第屯电阻R7 的一端、乘法器U2的第1引脚连接，第8引脚与第九电阻R9的一端连接并作为输出端，第9引 脚与第八电阻R8的一端、第九电阻R9的另一端、第屯电阻R7的另一端连接，第11引脚接电源 VEE，第13引脚与第四电阻R4的另一端、第二电容C2的一端、第六电阻R6的一端连接，第14引 脚与第二电容C2的另一端、第六电阻R6的另一端、乘法器U2的第3引脚连接;第一电阻Rl的 另一端作为电压输入端，第八电阻R8的另一端与乘法器U2的第7引脚连接，乘法器U2的第2、 4、6引脚接地，第5引脚接电源VEE，第8引脚接电源VCC。
[0009] 本实用新型设计了一种能够实现忆感器磁通电流特性的模拟等效电路，该模拟电 路只含有1个集成运算放大器忍片和1个乘法器，结构简单，在目前及未来无法获得实际忆 感器件的情况下，可代替实际忆感器实现与忆感器相关的电路设计、实验W及应用，对忆感 器的特性和应用研究具有重要的实际意义。
[0010] 本实用新型设计的实现忆感器的模拟电路，其利用模拟电路实现忆感器的磁通电 流特性，具体实现了忆感器的磁通电流特性。本实用新型利用集成运算放大器和模拟乘法 器电路实现忆感器特性中的相应运算，其中，集成运算放大器主要用于实现电压和磁通量 的积分运算、电压反向放大和加法运算，模拟乘法器用于实现电压积分与磁通量积分的乘 积。
【附图说明】
[0011] 图1是本实用新型的忆感器等效电路框图。
[0012] 图2是本实用新型忆感器特性的模拟电路原理图。
【具体实施方式】
[0013] 下面结合附图对本实用新型优选实施例作详细说明。
[0014] 本实用新型的理论出发点是忆感器的磁通电流特性的一般表达式：
[001引觀=权+後难船的叫従+钟解对皆脚
[0016] 如图1所示，本实例忆感器模拟等效电路包括集成运算放大器Ul和乘法器U2,电压 U经过集成运算放大器Ul和乘法器U2最终得到忆感器磁通量和电流;集成运算放大器Ul主 要实现反向放大、积分运算和求和运算;乘法器U2实现两个信号的相乘。Ul采用LM324，U2采 用AD633，LM324、AD633均为现有技术。
[0017] 如图2所示，集成运算放大器Ul内集成了4个运算放大器，其中第1、2、3引脚对应的 运算放大器构成第一积分器，用W实现电压到磁通量的转换。电压U通过第一电阻Rl接入Ul 的引脚2，U1的引脚1通过第一电容Cl和第二电阻R2的并联接入引脚2,从而构成积分电路， 来获得忆感器的磁通量，设输入的电压为u(t):
[0019]集成运算放大器Ul的第5、6、7引脚对应的运算放大器，与外围第=电阻R3、第五电 阻R5构成反向运算放大器，用于实现输入电压m(t)的反向增益，从而得到正向的电感磁通 量，Ul引脚7的电压为U7(t):
[0021]集成运算放大器Ul的第12、13、14引脚与外围第二电容C2、第六电阻R6和第四电阻 R4构成积分器，用于实现电感磁通量的积分，即Ul引脚14的电压ui4(t):
[0023]乘法器U2的型号为AD633,用W实现忆感器磁通量和磁通量积分的乘积运算，即U2 输出端W引脚的电压Uw(t):
[0025] 集成运算放大器Ul的第8、9、10引脚与外围第屯电阻R7、第八电阻R8W及第九电 阻R9构成加法器，用于实现忆感器的磁通量和乘法器输出量相加，即Ul引脚8的电压U8(t):
[0027]将上式化简为：
[0029] 忆感器模拟等效电路的磁通量与电流特性，与/V) = [a -+- /；如(/化)(/?)比较得知：
[0031] 集成运算放大器Ul的第1引脚与第一电容Cl的一端、第二电阻R2的一端、第=电阻 R3的一端、第四电阻R4的一端连接，第2引脚与第一电阻Rl的一端、第一电容Cl的另一端、第 二电阻R2的另一端连接，第3、5、10、1巧I脚接地，第4引脚接电源VCC，第6引脚与第立电阻R3 的另一端、第五电阻R5的一端连接，第7引脚与第五电阻R5的另一端、第屯电阻R7的一端、乘 法器U2的第1引脚连接，第8引脚与第九电阻R9的一端连接并作为输出端，第9引脚与第八电 阻R8的一端、第九电阻R9的另一端、第屯电阻R7的另一端连接，第11引脚接电源VEE，第13引 脚与第四电阻R4的另一端、第二电容C2的一端、第六电阻R6的一端连接，第14引脚与第二电 容C2的另一端、第六电阻R6的另一端、乘法器U2的第3引脚连接;第一电阻Rl的另一端作为 电压输入端，第八电阻R8的另一端与乘法器U2的第7引脚连接，乘法器U2的第2、4、6引脚接 地，第5引脚接电源VEE，第8引脚接电源VCC。
[0032] 本领域的普通技术人员应当认识到，W上实施例仅是用来验证本实用新型，而并 非作为对本实用新型的限定，只要是在本实用新型的范围内，对W上实施例的变化、变形都 将落在本实用新型的保护范围内。
【主权项】
1. 实现忆感器特性的模拟电路，其特征在于:包括忆感器等效电路和磁通量产生电路， 磁通量产生电路由集成运算放大器U1构成作为忆感器等效电路的输入，集成运算放大器U1 用于实现第一积分器和反向放大器;忆感器等效电路包括集成运算放大器U1和乘法器U2， 集成运算放大器U1用于实现第二积分器和加法器；反向放大器和第二积分器与乘法器相 连，实现信号的相乘，并将输出作用于加法器得到最终的忆感器电流量。2. 根据权利要求1所述的实现忆感器特性的模拟电路，包括集成运算放大器U1，乘法器 U2、九个电阻和两个电容； 所述的集成运算放大器U1采用LM324;乘法器U2采用AD633; 所述的集成运算放大器U1的第1引脚与第一电容C1的一端、第二电阻R2的一端、第三电 阻R3的一端、第四电阻R4的一端连接，第2引脚与第一电阻R1的一端、第一电容C1的另一端、 第二电阻R2的另一端连接，第3、5、10、12引脚接地，第4引脚接电源VCC，第6引脚与第三电阻 R3的另一端、第五电阻R5的一端连接，第7引脚与第五电阻R5的另一端、第七电阻R7的一端、 乘法器U2的第1引脚连接，第8引脚与第九电阻R9的一端连接并作为输出端，第9引脚与第八 电阻R8的一端、第九电阻R9的另一端、第七电阻R7的另一端连接，第11引脚接电源VEE，第13 引脚与第四电阻R4的另一端、第二电容C2的一端、第六电阻R6的一端连接，第14引脚与第二 电容C2的另一端、第六电阻R6的另一端、乘法器U2的第3引脚连接;第一电阻R1的另一端作 为电压输入端，第八电阻R8的另一端与乘法器U2的第7引脚连接，乘法器U2的第2、4、6引脚 接地，第5引脚接电源VEE，第8引脚接电源VCC。
【专利摘要】本实用新型公开了一种实现忆感器特性的模拟电路，该电路包括忆感器等效电路和磁通量产生电路，磁通量产生电路由集成运算放大器U1构成作为忆感器等效电路的输入，集成运算放大器U1用于实现第一积分器和反向放大器；忆感器等效电路包括集成运算放大器U1和乘法器U2，集成运算放大器U1用于实现第二积分器和加法器；反向放大器和第二积分器与乘法器相连，实现信号的相乘，并将输出作用于加法器得到最终的忆感器电流量。该模拟电路只含有1个集成运算放大器芯片和1个乘法器，结构简单，在目前及未来无法获得实际忆感器件的情况下，可代替实际忆感器实现与忆感器相关的电路设计、实验以及应用，对忆感器的特性和应用研究具有重要的实际意义。
【IPC分类】H03K19/00
【公开号】CN205232190
【申请号】CN201521019998
【发明人】王光义, 靳培培, 王晋
【申请人】杭州电子科技大学
【公开日】2016年5月11日
【申请日】2015年12月10日