码以产生以下2 6位代码:〈
00000001I1111I100000000010〉O
[0084 ]使用以上的电流等式，响应于此代码的来自电路240的输出电流是:
[0085]DAC输出 I = ?細+DAC偏移
[0086]DAC输出 I = ( Σ Ιξ]睡IMSBi=I至8+?睡|LSBk=2)-( Σ Ιξ]睡|MSBi=9至 15+ Σ Ιξ]睡ILMSBj=I至3+ ΣI^lfSiLSBk=I, 3至8 ) +DAC偏移
[0087]“ 8 I 9 2 ”的后I 4位训练代码被数据解码以产生以下2 6位代码:〈00000001111111100000000000〉。
[0088]使用以上的电流等式，响应于此代码的来自电路240的输出电流是:
[0089 ] DAC 输出 2 = I_+DAC 偏移
[0090]DAC输出2= ( Σ Ιξ]睡IMSBi=I至8)-( Σ Ιξ]睡|MSBi=9至 15+ Σ I；!睡ILMSBj=I至3+ Σ Ιξ]睡|LSBk=2+ ΣI^lfSiLSBk=I, 3至8 ) +DAC偏移
[0091]将要注意的是，这两个代码之间的差值在于从右侧第二位至最后一位(LSBk= 2)。这个位改变了第一训练代码与第二训练代码之间的逻辑状态，其隔离了这些四开关电路10中的特定四开关电路。
[0092]DAC输出I和DAC输出2由ADC电路150进行采样。然后，源失配估计器得到由以下所表示的差值:
[0093]=2*(lagLSBk=2+A lLSBk=2) = 2*(2*I+A lLSBk=2)
[0094]从这个等式将注意的是，差值操作的结果取决于单位电流值，并且电流源失配误差仅对与LSB = 2相关联的隔离四开关电路10有贡献。
[0095]优选将最小可能电流源用于四开关电路10，以便最小化寄生效应。这种设备进一步更好地与高频性能相兼容。考虑到热噪声和线性输出阻抗，可以以电路设计来设置电流源的大小以具有最小充足幅度。在选择较小电流源时的与电流源失配相关联的问题可以通过在此所描述的校准系统来解决，该校准系统实现了闭环校准模块以补偿静态失配。
[0096]在一个实施例中，冗余数模转换器应该优选地至少在双倍时钟速率上运行以补偿四开关和电流模式逻辑锁存器失配贡献。
[0097]所披露的系统提供了一种为了关于静态误差进行校准的有效校准方法。由于冗余数模转换器的操作，该系统进一步提供了改进的温度抗扰性。因为该解决方案还支持较小的电流源，用于数模转换器的集成电路将占用芯片资产的减少的面积。
[0098]已经通过对本实用新型的示例性实施例的完整且信息性的描述的示例性且非限制性的示例提供了之前的描述。然而，对于相关领域的技术人员而言，鉴于前面的描述，当结合附图和所附权利要求书来阅读本说明书时，各种修改和适配会变得明显。然而，对本实用新型教导的所有这样和类似的修改将仍然落入如所附权利要求书所限定的本实用新型的范围之内。
【主权项】
1.一种电路，其特征在于，包括: 多个电流源单元，所述多个电流源单元耦接至输出端并且各自被配置成用于响应于对数字数据的数模转换而生成输出电流，所述多个输出电流之和产生输出电压；以及 校准电路，所述校准电路包括: 训练代码生成器，所述训练代码生成器被配置成用于生成第一训练代码和第二训练代码以便作为所述数字数据施加于所述多个电流源单元，所述第一训练代码和所述第二训练代码被配置成用于隔离所述多个电流源单元中的一个选定的电流源单元； 模数转换器，所述模数转换器被配置成用于响应于所述第一训练代码和所述第二训练代码中的每一者而对所述输出电压进行采样并且生成相应的第一数字电压信号和第二数字电压信号； 差分电路，所述差分电路被配置成用于确定所述第一数字电压信号与所述第二数字电压信号之间的差值，所述差值指示所述多个电流源单元中的所述一个选定的电流源单元中的失配； 误差代码生成器，所述误差代码生成器被配置成用于响应于所述差值和所述数字数据而生成数字校准信号以便由所述多个电流源单元进行数模转换；以及 冗余数模转换器，所述冗余数模转换器被配置成用于将所述数字校准信号转换为模拟补偿信号以便施加于所述输出端。2.如权利要求1所述的电路，其特征在于，每个电流源单元包括: 四开关电路；以及 控制解码电路，所述控制解码电路响应于所述数字数据的数据位和时钟信号而操作以控制所述四开关电路内的电流导引。3.如权利要求1所述的电路，其特征在于，进一步包括多路复用器，所述多路复用器具有被配置成用于接收数据输入信号的第一输入端以及被配置成用于接收所述多个训练代码的第二输入端，所述多路复用器操作以在转换操作模式下选择性地将所述数据输入信号传递至所述多个电流源单元并且在校准操作模式下选择性地将所述多个训练代码传递至所述多个电流源单元。4.如权利要求3所述的电路，其特征在于，进一步包括数据解码器电路，所述数据解码器电路耦接于所述多路复用器的输出端与所述多个电流源单元之间，所述数据解码器电路被配置成用于对所述选择性地传递的数据输入信号或训练代码中的某些位进行解码以便生成所述数字数据的多个位。5.如权利要求1所述的电路，其特征在于，所述误差代码生成器在生成所述数字校准信号时执行偏移校正和增益旋转两者。6.—种电路，其特征在于，包括: 模数转换器，所述模数转换器被配置成用于感测数模转换器的输出端处的电压并且生成数字电压信号； 失配估计器，所述失配估计器被配置成用于处理所述数字电压信号以便输出指示所述数模转换器内的失配的误差信号； 误差代码生成器，所述误差代码生成器被配置成用于处理所述误差信号并生成数字校准信号；以及 冗余数模转换器，所述冗余数模转换器被配置成用于将所述数字校准信号转换为模拟补偿信号以便施加于所述模数转换器的输出端以抵消所述失配的影响。7.如权利要求6所述的电路，其特征在于，进一步包括包含多个电流源单元的所述数模转换器，所述多个电流源单元各自被配置成用于响应于所接收的数字数据而生成输出电流。8.如权利要求7所述的电路，其特征在于，每个电流源单元包括: 四开关电路；以及 控制解码电路，所述控制解码电路响应于数据位和时钟信号而操作以控制所述四开关电路内的电流导引。9.如权利要求6所述的电路，其特征在于，进一步包括: 训练代码生成器，所述训练代码生成器被配置成用于生成第一训练代码和第二训练代码以便施加于所述数模转换器并且由其进行转换，所述第一训练代码和所述第二训练代码被配置成用于隔离特定的电流源失配来源。10.如权利要求9所述的电路，其特征在于，所述模数转换器响应于所述第一训练代码和所述第二训练代码中的每一者而对所述数模转换器的输出进行采样并且生成相应的第一数字信号和第二数字信号，并且其中，所述失配估计器确定所述多个数字信号之间的差值以生成所述误差信号。11.如权利要求9所述的电路，其特征在于，进一步包括多路复用器，所述多路复用器具有被配置成用于接收数据输入信号的第一输入端以及被配置成用于接收所述多个训练代码的第二输入端，所述多路复用器操作以在转换操作模式下选择性地将所述数据输入信号传递至所述数模转换器并且在校准操作模式下选择性地将所述多个训练代码传递至所述数模转换器。12.如权利要求11所述的电路，其特征在于，进一步包括数据解码器电路，所述数据解码器电路耦接于所述多路复用器的输出端与所述数模转换器之间，所述数据解码器电路被配置成用于对所述选择性地传递的数据输入信号或训练代码中的某些位进行解码以便生成被施加至所述数模转换器进行转换的多个位。13.如权利要求6所述的电路，其特征在于，所述误差代码生成器在生成所述数字校准信号时执行偏移校正和增益旋转两者。
【专利摘要】本实用新型涉及电路。一种数模转换器具有输出端。模数转换器感测该数模转换器的该输出端处的电压并且生成数字电压信号。源失配估计器对该数字电压信号进行处理以便输出指示该数模转换器内的电流源失配的误差信号。误差代码生成器从该误差信号中生成数字校准信号。通过冗余数模转换器将该数字校准信号转换为模拟补偿信号以便施加于该模数转换器的输出端以抵消电流源失配的影响。
【IPC分类】H03M1/10
【公开号】CN205320061
【申请号】CN201521130170
【发明人】P·N·辛格, S·S·B·卡勒鲁, A·巴尔, M·辛格, R·马利克
【申请人】意法半导体国际有限公司
【公开日】2016年6月15日
【申请日】2015年12月30日
【公告号】US9379728