专利名称：抖动检测设备和采用检测到的抖动的锁相环的制作方法
技术领域：
本发明涉及抖动(jitter)检测，尤其涉及一种用于采用模数转换电路检测抖动量的方法和设备。
通常，在将模拟信号转换成数字信号的技术中，通过比较器将模拟信号二进制化，并且对二进制化的信号应用锁相环，以形成系统时钟。数据是采用二进制化的信号和系统时钟进行处理的。这里模拟信号的同步不精确对应于系统时钟的同步，并存在称作抖动的小相位差。
随着检测抖动的模拟方法变得普及，采用了一种在经模数转换处理将模拟信号转换成数字信号之后采用所转换的数字信号进行二进制化的方法，而不是直接采用比较器对模拟信号进行二进制化。由于在后一情况下检测抖动的方法采用在模拟信号边沿周围的一个采样点的信号来检测抖动值，因此，如果模拟信号小或者有误差信号进入，则所检测到的抖动值不准确。
图1是包括抖动检测电路的一般数字信号的框图，其中，该系统包括A/D转换器100、DC偏移去除器110、抖动检测器120、和数字锁相环(PLL)电路130。A/D转换器100将模拟输入信号转换成数字信号，并产生对应于数字信号的数字数据。DC偏移去除器110从数字数据中去除直流电压偏移。抖动检测器120从去除了偏移的信号中检测抖动值。数字PLL电路130根据去除了偏移的信号产生锁相信号，并产生该锁相信号作为系统时钟。例如，本专利申请的同一发明人申请的、1998年11月17日公开的韩国专利申请P1998-0049210公开了一种根据模数转换的数字数据计算抖动值的方法。但是，在这种情况下，如果输入了小幅度的模拟信号，则模-数转换的值本身小，并且根据该值检测到的抖动量也小。在输入信号有误差的情况下，其中信号幅度显著变化，在电路本身的运行中可能出现差错。
为了解决上述问题，本发明的一个目的是提供一种抖动检测器，用于根据从在模数转换信号的边沿周围的两个采样点导出的信号来检测抖动量。
本发明的另一目的是提供一种采用抖动量的锁相环电路和使用所检测抖动的锁相环。
因此，为了实现上述目的，提供了一种抖动值检测电路，用于检测被从模拟信号输入转换成数字信号的信号的抖动值，其中，该抖动值检测电路包括边沿检测器，用于鉴别从数字转换的输入信号中两个连续的采样点提取的两个信号的符号，并且当符号彼此不同时，输出两个信号分别作为第一和第二边沿信号；比较器，用于输出从该边沿检测器输出的第一和第二边沿信号中具有较小绝对值的信号；运算单元，用于将从该比较器输出的绝对值与第一边沿信号的绝对值与第二边沿信号的绝对值之和相除；和累加器，用于在预定周期期间累加运算单元的输出，以得到预定周期的抖动值。
最好，该边沿检测器包括延迟器，用于将数字输入信号延迟一个系统时钟；和边沿产生器，用于将延迟器输出信号的符号与数字输入信号的符号相比较，并且当符号彼此不同时，分别输出两个信号作为第一边沿信号和第二边沿信号。
最好，该边沿产生器包括第一比特检测器，用于检测输入信号的最高有效位；第二比特检测器，用于检测通过延迟器的输入信号的最高有效位；异或计算器，用于对第一比特检测器和第二比特检测器的检测值进行异或(XOR)运算；第一边沿信号产生器，采用该异或计算器的输出值作为时钟信号，并且采用数字输入信号作为输入信号；和第二边沿信号产生器，与第一边沿信号产生器同时采用异或计算器的输出值作为时钟信号，并且采用通过延迟器的数字输入信号作为输入信号。
为了实现另一目的，提供了一种数字锁相环电路，包括具有边沿检测器、比较器和运算单元的抖动信号产生器和锁相信号产生器，其中该边沿检测器通过鉴别数字转换的输入信号中连续采样点的符号变化来产生第一和第二边沿信号，该比较器输出从该边沿检测器输出的第一和第二边沿信号中具有较小绝对值的信号，该运算单元将从该比较器输出的绝对值与第一边沿信号的绝对值与第二边沿信号的绝对值之和相除，以得到抖动信号，该锁相信号产生器采用从抖动信号产生器产生的抖动信号作为相位误差信号，来产生锁相信号。
通过参照附图对本发明优选实施例的详细描述，本发明的上述目的和优点将变得更加清楚，附图中图1是包括抖动检测电路的一般数字系统的框图；图2是本发明抖动检测电路的框图；图3是图2的边沿检测器详细框图4是图2的抖动计算器的详细框图；图5a和5b分别表示无抖动信号和产生了抖动的信号；图6是图5b的产生了抖动的信号边沿周围的信号的放大图；和图7表示采用抖动值作为相位误差信号的锁相环电路。
图2是本发明抖动检测电路的框图，其中，抖动检测电路包括边沿检测器200、比较器210、运算单元220和累加器230。边沿检测器200鉴别数字转换的、去除了DC偏移的输入信号中两个连续采样点上的符号是否改变。如果符号改变，则将符号改变之前和符号改变之后的采样点的信号分别作为第一和第二边沿信号输出。比较器210比较从边沿检测器200输出的第一和第二边沿信号，并输出这两个信号中具有较小绝对值的信号。运算单元220产生抖动值，该值是通过将从比较器输出的较小绝对值信号与第一边沿信号的绝对值与第二边沿信号的绝对值之和相除而得到的。该计算采用了三角比例公式，如后所详细描述。累加器230在预定周期期间累加从运算单元220输出的值，并且将结果作为预定周期的抖动值输出。
图3是图2的边沿检测器200的详细框图，它包括延迟器300和边沿产生器310。延迟器300将转换成数字形式的(模拟)输入信号延迟一个对应于系统时钟的时钟信号。边沿产生器310将原始数字转换的输入信号的符号与来自延迟器300的延迟了一个时钟的数字转换的输入信号的符号进行比较，如果这些符号彼此不同，则将这两个信号均认作是边沿信号。然后，原始数字转换的信号和通过延迟器300的延迟信号分别被作为第一和第二边沿信号输出。边沿产生器310包括第一比特检测器311，用于检测数字转换的输入信号的最高有效位(MSB)；第二比特检测器312，用于检测通过延迟器300的延迟了一个时钟的数字转换的输入信号的最高有效位；异或(XOR)计算器313，用于当第一比特检测器311和第二比特检测器312的提取值相同时产生0，而当所提取的值不同时产生1；第一边沿信号产生器314，采用异或计算器313的输出值作为时钟，并且采用数字输入信号作为输入信号；和第二边沿信号产生器315，与第一边沿信号产生器314一样采用异或计算器313的输出值作为时钟，并且采用来自延迟器310的延迟数字输入信号作为输入信号。
图2中，除边沿检测器200以外的电路称作抖动计算器，如将在图4中更详细示出。图4包括第一和第二绝对值提取器400、410，用于检测图3中提取的第一和第二边沿信号的各绝对值；最小值提取器420，用于检测第一和第二绝对值中的较小值；加法器430，用于将第一和第二绝对值相加；除法器440，用于将从最小值提取器420产生的较小的绝对值与从加法器430产生的输出值相除；及计数器和累加器450，用于每当产生边沿时便累加除法器440中计算出的抖动值，并且在每个时间间隔上产生其结果作为预定周期的抖动值。计数器和累加器450能够事先设置，以对于从MICOM(未示出)接收的所需时间间隔，产生以所需增益累加的抖动值。
此后，将描述抖动值计算的概念。
通常，为了处理光盘信号，例如从采用模拟输入信号的PLL(锁相环)电路得到系统时钟，然后，采用该系统时钟处理数据。这里，如果来自PLL电路的锁相信号与模拟输入信号同步，则信号处理的执行无问题。但是，如果由于输入信号中混合有噪声或发生了其他不希望的事情，而使来自PLL电路的锁相信号与输入信号不同步，则信号的处理就有问题了。在后一情况下，系统时钟与输入信号的零电平之间的时间差被称作抖动。图5a是无抖动的信号示例，而图5b是带有抖动的信号示例。
图6是图5b所示带有抖动的信号中边沿周围的部分信号的放大图。图6中的“a”和“b”是可通过对模拟输入信号进行采样得到的采样信号的幅度。图6中的“a`”和“b`”是时间轴上相位延迟量，即抖动，将具有较小绝对值的两者之一选为抖动值，从而在图6中，b`是抖动值。采样周期等于系统时钟周期，因此，b`加上a`就等于系统时钟。如果信号在边沿产生部分上，即在过零点周围是线性的，则可根据三角比例公式得到公式a∶a`＝b∶b`。这里，“a”、“b”的值和系统时钟是给定的，从而从下面的公式1中得到b`b`＝b×(系统时钟)/(a+b)…(1)因此，采用公式1的抖动值的计算不受输入信号幅度的影响，从而能够得到精确的抖动值。这是在图2的运算单元220，即，除图4的计数器和累加器450外的其余部分上实现的。
图7表示采用抖动值作为相位误差信号的锁相环，其中该锁相环包括抖动信号产生器700和PLL电路710。抖动信号产生器700包括边沿检测器701、比较器702和运算单元703。边沿检测器710根据数字转换的输入信号鉴别两个连续信号的符号，如果这些符号彼此不同，则将这两个信号作为第一和第二边沿信号产生。比较器702产生所产生的第一和第二边沿值中具有较小绝对值的信号。运算单元703将从PLL电路710中产生的边沿信号的较小绝对值与第一信号绝对值与第二信号绝对值之和相除，以得到抖动值。运算单元703的计算原理已在上面参照图6进行了描述。PLL电路710采用从抖动信号产生器701产生的抖动信号作为相位误差信号，以得到锁相信号。
通过用于采用上述本发明优化光盘伺服器部分中的聚焦环路和跟踪环路的方法，能够最大程度地抑制抖动值。
根据本发明，采用从模数转换信号边沿周围的两个采样点得到的信号，来检测抖动量，从而可检测精确的抖动量而不管输入信号幅度如何，并且可采用抖动值得到精确和快速的锁相信号。
权利要求
1.一种抖动检测电路，用于检测被从模拟信号输入转换成数字信号的信号的抖动值，其中，所述抖动值检测电路包括边沿检测器，用于鉴别从数字转换的输入信号中两个连续的采样点得到的两个信号的符号，并且当符号彼此不同时，输出两个信号分别作为第一和第二边沿信号；比较器，用于输出从所述边沿检测器输出的第一和第二边沿信号中具有较小绝对值的信号；运算单元，用于将从所述比较器输出的绝对值与第一边沿信号的绝对值与第二边沿信号的绝对值之和相除；和累加器，用于在预定周期期间累加运算单元的输出，以得到预定周期的抖动值。
2.如权利要求1所述的抖动检测电路，其中，所述边沿检测器包括延迟器，用于将数字转换的输入信号延迟一个系统时钟；和边沿产生器，用于将延迟器输出信号的符号与数字转换的输入信号的符号相比较，并且当符号彼此不同时，分别输出两个信号作为第一边沿信号和第二边沿信号。
3.如权利要求2所述的抖动检测电路，其中，所述边沿产生器包括第一比特检测器，用于检测输入信号的最高有效位；第二比特检测器，用于检测通过所述延迟器的输入信号的最高有效位；异或计算器，用于对所述第一比特检测器和所述第二比特检测器的提取值进行异或运算；第一边沿信号产生器，采用所述异或计算器的输出值作为时钟信号，并且采用数字输入信号作为输入信号；和第二边沿信号产生器，与所述第一边沿信号产生器同时采用异或计算器的输出值作为时钟信号，并且采用通过所述延迟器的数字输入信号作为输入信号。
4.一种数字锁相环电路，包括抖动信号产生器，其具有边沿检测器，用于通过鉴别数字转换的输入信号中连续采样点的符号变化来产生第一和第二边沿信号；比较器，用于输出从所述边沿检测器输出的第一和第二边沿信号中具有较小绝对值的信号；和运算单元，用于将从所述比较器输出的绝对值与第一边沿信号的绝对值与第二边沿信号的绝对值之和相除，以得到抖动信号，及锁相信号产生器，采用从所述抖动信号产生器产生的抖动信号作为相位误差信号，来产生锁相信号。
全文摘要
抖动检测电路和锁相环。抖动检测电路检测数字转换信号的抖动值,包括:边沿检测器,鉴别从数字转换的输入信号中两个连续采样点得到的两个信号的符号,当符号不同时,输出两个信号分别作为第一和第二边沿信号;比较器,输出从该边沿检测器输出的第一和第二边沿信号中具有较小绝对值的信号;运算单元,将从比较器输出的绝对值与第一和第二边沿信号的绝对值之和相除;和累加器,在预定周期期间累加运算单元的输出,以得到预定周期的抖动值。
文档编号H04L25/02GK1335681SQ0111773
公开日2002年2月13日 申请日期2001年5月9日 优先权日2000年7月20日
发明者沈载晟, 朴贤洙 申请人:三星电子株式会社