专利名称：记录和再现装置的制作方法
技术领域：
本发明涉及一种记录和再现装置，尤其涉及用于记录和再现数字视频信号的记录和再现装置。
背景技术：
随着数字信号处理技术的最新发展，用于记录和再现视频信号等高效编码的数字数据的装置，例如数字视频磁带录像机(以下被指作DVC)已经普及。
在此本申请者先前已经提出一种用于在记录和再现装置中，记录和再现外部输入的视频信号如复合信号等的方法。
图8示出了先前提出的记录和再现装置的一个实施例。
在该图中，1指I/O功能块(输入/输出处理器)，2指VSP(视频信号处理)功能块(压缩和扩展处理器)，3指DRP(数据记录回放)功能块(记录和再现处理器)，4指控制功能块，5指输入视频信号处理电路，6指混洗(shuffling)存储器，7指正交变换(数据压缩编码)电路，8指成帧电路，9指PTG存储器，10指编码器，11指解码器，12指ECC存储器，13指解帧电路，14指反向正交变换(数据扩展解码)电路，15指输出视频信号处理电路，16指同步分离电路，17指垂直和水平同步分离电路，18指I/O PLL电路，19指复接器，20指I/O控制信号产生电路，21指13.5MHz时钟产生电路，22指4/1 PLL电路，23指频率分配器，24指帧脉冲发生计数器，25指VSP控制信号发生器电路，26指DRP PLL电路，27指DRP控制信号发生器电路，28指外部输入控制电路，29指相位比较器和30指数据掩蔽(masking)电路。
该记录和再现装置被全面配置为I/O功能块1作为输入/输出部分，用于处理视频信号的输入和输出；VSP功能块2，用于对视频数据实现预定义的处理；DRP功能块3，用于对记录和再现视频数据执行记录和再现处理；以及控制功能块4，用于产生功能块1至功能块3所需的时钟信号并用于控制整个装置。
传统地，在记录和再现装置中回放模式期间，帧脉冲的频率可能由于一些原因而发生波动。为处理此情况，使用如晶体振荡器和相似的高精度振荡器以提供稳定的内部时钟。即，稳定的再现通过使用基于内部时钟的计数而产生的稳定频率的帧脉冲来实现。然而，对于使用符合IEEE1394标准的数字接口(这里以下被指作1394I/F)的数据通信中的接收，最近流行的是，应处理与来自发送器方的帧脉冲同步发送的数据，于是作为接收方的记录和再现装置中的帧脉冲需要用发送器方的帧脉冲来锁定。然而，在这个情况下，由于接收开始后紧跟着发送器方的帧脉冲和内部帧脉冲之间的相位差异，或由于当发送器方的源是模拟的以及执行特殊回放时发生的帧脉冲的抖动，可预料内部帧脉冲的频率会发生波动。因为使用了PLL电路，使得帧内的时钟脉冲的数目总能保持恒定，如果帧脉冲的频率发生波动，则在系统时钟的脉冲宽度内会发生抖动，这将会依次引起监视器输出图像的波动或其它混乱。先前提出的记录和再现装置在这一点没有给出特别的考虑。
另外，除了这个原因，由于噪声等，并且由于电路中的同步波动，帧脉冲的帧长有可能会变化。如果一个帧中的时钟脉冲的数目发生波动，与视频数据的同步会丢失，这将会造成输出的视频数据的混乱。先前提出的记录和再现装置对于这个问题没有给出特别考虑。
本发明的目的在于，提供一种记录和再现装置，即使当帧脉冲的同步变得混乱时，该装置也能够输出正常的视频数据并总能保持输出的视频数据是同步的，并保持时钟频率稳定。
发明内容
为了解决上述问题，本发明采用了以下部件第一部件，位于记录和再现装置中，用于记录和再现视频数据，该第一部件包括存储器；写入部件，用于依照同步信号和与视频数据同步的写入参考时钟信号，将视频数据写入到所述存储器中；以及读出部件，用于依照同步信号和与写入时钟异步的稳定的读出参考时钟，将视频数据从所述存储器中读出。
第二部件，其特征在于，在第一部件中，存储器至少有三帧视频数据的容量，并配置有用于管理所述存储器的帧页的页管理部件，以及读出部件依照来自所述页管理部件的两次读出同一帧和丢帧的指令，读出依照页管理部件已经由写入部件写入的视频数据。
第三部件，其特征在于，在第二部件中，页管理部件包括检测部件，用于检测视频数据的帧脉冲的帧长是否在指定的范围以内；以及保持(retaining)部件，用于当检测部件检测到帧长在预定范围之外时，执行控制以保持对存储器的写入和读出页。
第四部件，其特征在于，在第一至第三部件的任何一个当中，存储器共同用于记录和再现。
第五部件，其特征在于，第一至第四部件中的任一个部件还包括用于记录通过接口(I/F)方式接收的压缩数据流，所述数据流通过基于与接收数据同步的参考时钟信号而得到的时钟信号被记录。
第六部件，其特征在于，在第一至第五部件的任一个部件中，由读出部件使用的读出参考时钟信号和同步信号中的至少一个从记录和再现装置的外部提供。
第七部件是一个视频编辑系统，包括多个由上述第一至第五部件的任一个部件定义的记录和再现装置；以及一个视频编辑单元，用于编辑从多个记录和再现装置的存储器中读出的视频数据，所述视频编辑系统其特征在于，在来自存储器的读出视频数据一侧，共同使用同一参考时钟信号和同步信号，以便将来自每个记录和再现装置的输出视频图像与来自其它记录和再现装置的输出视频图像同步。
图1是一个方框图，示出了依照本发明的第一实施例的记录和再现装置的配置。
图2是示意图，示出了在标准模式525/60系统中一帧的存储器配置。
图3是示意图，用于解释当读出周期比写入周期短时，在使用两帧视频数据存储器和三帧视频数据存储器的情况中，写入和读出的处理。
图4是示意图，用于解释当读出周期比写入周期长时，在使用两帧视频数据存储器和三帧视频数据存储器的情况中，写入和读出的处理。
图5是方框图，示出了外部输入控制电路28的详细配置。
图6是图表，示出了外部输入控制电路28中的处理过程。
图7是方框图，示出了依照本发明的第二实施例的视频编辑系统的配置。
图8是方框图，示出了依照现有技术的记录和再现装置的配置。
具体实施例方式
下面将参考图1至图6，开始描述本发明的第一实施例。
图1是一个方框图，示出了依照本发明的第一实施例的记录和再现装置的配置。在该图中，31指1394I/F处理电路以及32指复接器。其它配置与图8的相应数字含义相同，在此省略。
在本发明中，为了解决上述问题，视频数据对于混洗存储器6的写入和读出是彼此异步的。在这个情况中，发生这样的问题，即一帧的数据将与相邻帧的数据混合，于是首先解释解决这个问题的方法首先，将解释视频数据的混洗。为了压缩和记录视频数据通常执行正交变换。为了减小信息总量的变化以及提高压缩效率，为实现这个正交变换，执行混洗(重新排列视频数据)。相反，当再现视频数据时，在扩展和反向正交变换之后，执行反混洗(将视频数据以原始顺序排列)。这些混洗和反混洗整体在以下被指作混洗处理。
为了简单地实现上述混洗处理，使用一种方法(存储体(bank)方法)，其中使用了两个存储器，每个存储器能够存储所提供的视频数据的一帧，数据被写入到它们的一个当中，同时前一帧数据从另一个存储器以与数据被写入时不同的顺序读出。然而，传统上，存储器价格很高，提到的这种存储体方法有过大的容量而且该方法在费用上很不划算。为解决这个问题，应用了对于一个帧使用一存储器的混洗处理。
下面将参考图2描述对于一个帧使用一存储器的混洗处理方法。
图2是示意图，示出了在标准模式525/60系统中一帧存储器配置。在该图中，51指Y信号DCT功能块，52指Cr信号DCT功能块，53指Cb信号DCT功能块，54指宏功能块，55指超级功能块。
首先，以称作DCT功能块的最小单位来执行对存储器的写入，其中每个DCT功能块由8个垂直方向的取样和8个水平方向的取样组成。六个DCT功能块，即4个Y信号DCT功能块51和1个Cr信号DCT功能块52以及1个Cb信号DCT功能块53在一起组成宏功能块54。另外，27个宏功能块54组成一个超级功能块55。首先被写入的是图中阴影的超级功能块55。即，命名为Y0至Y3的Y信号DCT功能块51，Cr信号DCT功能块52以及Cb信号DCT功能块53以宏功能块54为单位按提到的顺序被写入。当已经写入5个超级功能块55，并且每个超级功能块具有0至26个宏功能块54时，写入的位置向下移至下一行的超级功能块55并从那里开始。
下一步，通过读出在240条交替水平线的第一字段中的数据，然后同样读出在240次交替水平线的第二字段中的数据，以执行检索。下一帧的数据被写入到当前数据被从中读出的超级功能块55。因此，数据被接连写入到当前数据从中读出的功能块中，由此用一帧存储器实现了混洗处理。
以下将描述在使用一帧存储器的混洗处理中，一帧数据与相邻帧数据混合的现象。
当读出周期比写入周期短时，写入逐渐地跟不上读出的速度，于是数据从写入还未完成的超级功能块55读出，因此，具有混合着上一帧数据的数据被读出。当读出周期比写入周期长时，读出逐渐地跟不上写入的速度，于是下一帧的数据被写入到从中读出还为完成的超级功能块55，因此，具有混合着下一帧数据的数据被读出。
因此，在执行使用一帧存储器的混洗处理的情况下，如果写入周期和读出周期彼此不同，则会发生相邻帧的数据混合。另外，因为写入/读出的地址舍入(rounding)规则被破坏，可能得不到恢复，除非复位地址舍入，这给使用这个方法造成了困难。
然而，因为由于存储器发展为大容量和大规模所带来的价格的下降，如果使用外部存储器，多用途存储器在成本上比一帧专用存储器更有优势。使用16Mbit DRAM即使使用一帧需要最大量数据(4.75Mbits)的标准模式625/50系统，也能够提供三帧的存储空间。结果，能够使用前面提到的存储体方法。以下将在当写入周期和读出周期不同时，对基于使用两帧存储器和使用三帧存储器的存储体方案的混洗处理进行比较。
首先参考图3，将描述读出周期比写入周期短的情况。
图3(a)示出了使用两帧存储器的情况以及图3(b)示出了使用三帧存储器的情况。图中X标明点(标准模式625/50系统中第九个超级功能块)，在该点已经写入足够多的数据以开始读出，同时对位置X之前的数据执行混洗和读出。图中的Y标明读出的终止点，以及标明如果在该点之前开始写入，数据将混合。在这里也假定存储器的第一帧是A，第二帧是B以及第三帧是C。
在图3(a)中，由于A1将在A1的写入结束点X之前被读出，所以B0被读了两次。由于B1的写入在B0的读出结束点Y之前开始，所以读出的数据是B0和B1的混合。然后，由于A1的读出被执行但是A2的写入在A1读出的结束点Y之前开始，所以读出的数据是A1和A2的混合。同样地，对于B1的读出，读出数据是B1和B2的混合，以及对于A2的读出，读出数据是A2和A 3的混合。然后由于下个B3的写入没在B的读出的结束点Y开始，所以对于B2的读出，能够恢复正常的读出而没有数据混合。
在图3(b)中，因为C0将在C0的写入完成点X之前被读出，所以B0被读出两次。因为A1的写入在C0的写入结束之后开始，第二个B0的读出被正常执行没有数据混合，此后也不发生数据的混合。
因此，当使用两帧存储器执行混洗时，在读出和写入交迭期间从帧读出混合的数据。根据读出周期和写入周期之间的相位差，混合数据部分和正常数据部分周期性出现。应当注意，在这种情况下，在混合数据部分中的数据内存在相当于两帧的时间延迟(lag)。当使用三帧存储器执行混洗时，通过读出适当的数据两次将不发生数据混合。
首先参考图4，将描述读出周期比写入周期长的情况。
图4(a)示出了使用两帧存储器的情况以及图4(b)示出了使用三帧存储器的情况。图中X标明了点(标准模式625/50系统中第九个超级功能块)，当混洗时在该点已经写入足够多的数据以开始读出。对于在位置X之前已经写入的数据执行读出。图中的Y标明读出的终止点，以及标明如果在该点之前开始写入，数据将混合。在这里还假定存储器的第一帧是A，第二帧是B以及第三帧是C。
图4(a)中，因为在B0的读出结束点Y之前开始B1的写入，所以读出数据是B0和B1的混合。然后，因为A1的读出被执行而A2的写入在Y点之前开始，所以读出数据是A1和A2的混合。同样地，对于B1的读出，读出数据是B1和B2的混合，以及对于A2的读出，读出数据是A2和A3的混合。对于下一个读出，因为读出的开始点已经经过A3的写入结束点X，A3被读出而不读出B2，由此恢复正常的没有数据混合的读出。
图4(b)中，在B1的读出之后，因为读出的开始点已经经过了A2的写入结束点X，所以A2被读出而不读出C1，由此可正常读出没有数据混合的数据。
因此，当使用两帧存储器执行混洗时，在读出和写入交迭期间从帧读出混合的数据。根据读出周期和写入周期之间的相位差，混合数据部分和正常数据部分周期性出现。应当注意，在这种情况下，在混合数据部分中的数据内存在相当于两帧的时间延迟。当使用三帧存储器执行混洗时，通过丢弃适当的数据将不发生数据混合。
如上所述，当对于混洗存储器的读出和写入异步时，使用三帧存储器可执行混洗处理而没有任何数据的混合。
同样在本申请者提出的上述技术中，当记录例如复合信号等的外部输入视频信号时，将该视频数据写入到混洗存储器以及从混洗存储器中将其读出是异步的。因为这种配置基于与上面相同的原因也使用三帧存储器，所以三帧存储器可被通用于记录和再现。
以下将参考图1描述使用三帧的混洗存储器6的本发明实施例的记录和再现装置的记录和再现。
首先，将描述例如在这个记录和再现装置中的复合信号的记录操作。
首先在控制功能块4中，在同步分离器电路16中同步信号从输入复合信号中被提取出来，并提供给垂直和水平同步分离器电路17。在垂直和水平同步分离器电路17中，该同步信号被分为垂直同步信号和水平同步信号。使用水平同步信号作为参考信号的I/O PLL电路18，形成国际电信联盟(ITU-R)推荐的13.5MHz时钟信号。这个时钟信号通过复接器19被提供给I/O控制信号发生器电路20。在控制信号发生器电路20中，I/O控制信号被形成并与13.5MHz时钟信号一起提供给I/O功能块1。
水平同步信号在外部输出控制电路28中被用作参考，用于当视频信号的帧长是标准的时，产生帧脉冲作为外部输入同步信号。当视频信号的帧长是非标准频率时，来自自由振荡计数器的内部自由振荡同步信号被用作产生帧脉冲的参考。产生的帧脉冲通过复接器32被提供给相位比较器29.
在13.5MHz时钟发生器电路21中，13.5MHz时钟信号被形成并提供给4/1PLL电路22以及DRP PLL电路26。在4/1 PLL电路22中，该13.5MHz时钟信号被乘以4，用以产生54MHz时钟信号并提供给频率分配器(divider)23。在频率分配器23中，该54MHz时钟信号被除以3，用以产生18MHz时钟信号并将此信号提供给FP计数器24以及VSP控制信号发生器电路25。在FP计数器24中，基于18MHz时钟信号的计数产生帧脉冲并提供给VSP控制信号发生器电路25、相位比较器29以及外部输入控制电路28。在相位比较器29中，比较来自FP计数器24的帧脉冲以及通过复接器32从外部输入控制电路28输入的参考帧脉冲。比较结果被提供给13.5MHz时钟发生器电路21以便在相位上对信号执行控制。在VSP控制信号发生器电路25中，来自频率分配器23的18MHz时钟信号以及基于来自FP计数器24的帧脉冲而产生的VSP控制信号与18MHz时钟信号一起被提供给VSP功能块2。在外部输入控制电路28中，对混洗存储器6的页控制信号以及掩蔽(masking)信号被产生并提供给VSP功能块2。
在DRP PLL电路26中，来自13.5MHz时钟发生器电路21的13.5MHz时钟信号被乘以31/10以产生41.85MHz的时钟信号，该时钟信号提供给DRP控制信号发生器电路27。在DRP控制信号发生器电路27中，基于41.85MHz的时钟信号产生DRP控制信号，该控制信号与41.85MHz的时钟信号一起提供给DRP功能块3。
然后，在I/O功能块1中，输入复合信号通过输入到信号处理电路5被取样和数字化，并进一步形成亮度(luminance)数据Y和色度(chrominance)数据C。依照来自外部输入控制电路28的页管理，这些信号然后基于从控制功能块4提供的13.5MHz时钟信号被写入到混洗存储器6。
在VSP功能块2中，基于控制功能块4提供的18MHz时钟信号，依照来自外部输入控制电路28的页管理，该视频数据从混洗存储器6读出。该读出数据在数据掩蔽电路30中，依照来自外部输入控制电路28的掩蔽信号被掩蔽。然后通过正交变换电路7数据被压缩，并通过成帧电路8形成一个图像帧的视频数据，被写入PTG存储器9并添加奇偶校验。
在DRP功能块3中，基于控制功能块4提供的41.85MHz的时钟信号，视频数据从PTG存储器9读出并由编码器10进行预定的编码处理，而且输出到记录磁头(没示出)。
然后，将描述这个记录和再现装置的回放操作。
首先，在控制功能块4中，来自13.5MHz时钟发生器电路21的13.5MHz时钟信号被乘以31/10，用以产生41.85MHz的时钟信号，该时钟信号被提供给DRP控制信号发生器电路27。在DRP控制信号发生器电路27中，基于41.85MHz的时钟信号，DRP控制信号被产生并与41.85MHz的时钟信号一起提供给DRP功能块3。在DRP控制信号发生器电路27中，基于通过解码器11从再现磁头(没示出)提供并记录在磁带上的引导信号，控制主导轴(capstan)的速度。即，这样使得回放磁头准确地跟踪记录磁道，从而能够正确地再现视频数据。
来自13.5MHz时钟产生电路21的13.5MHz时钟信号被提供给4/1 PLL电路22，在4/1 PLL电路22中，该13.5MHz时钟信号被乘以4以产生54MHz时钟信号并提供给频率分配器23。在频率分配器23中，该54MHz时钟信号被除以3以产生18MHz时钟信号并将此信号提供给FP计数器24以及VSP控制信号发生器电路25。在FP计数器24中，基于18MHz时钟信号的计数产生帧脉冲并提供给VSP控制信号发生器电路25。在VSP控制信号发生器电路25中，来自频率分配器23的18MHz时钟信号以及基于来自FP计数器24的帧脉冲而产生的VSP控制信号与18MHz时钟信号一起提供给VSP功能块2。
在频率分配器23中，该54MHz时钟信号被除以4以产生13.5MHz时钟信号，该信号通过复接器19提供给I/O控制信号发生器电路。在I/O控制信号发生器电路中，I/O控制信号被形成并与13.5MHz时钟信号一起提供给I/O功能块1。
在DRP功能块3中，由回放磁头(没示出)再现的视频数据被提供给解码器11，在那里对数据进行预定的解码处理，并将解码后的数据基于来自控制功能块4的41.85MHz时钟信号，写入到ECC存储器12，同时进行纠错。
在VSP功能块2中，视频数据基于从控制功能块4提供的18MHz时钟信号从ECC存储器12读出，并通过解帧电路13提供给反向正交变换电路14，在那里数据基于VSP控制信号进行反向正交变换，并基于18MHz时钟信号写入到混洗存储器6，从而将形成一帧视频数据。
在I/O功能块1中，视频数据基于从控制功能块4提供的13.5MHz时钟信号从混洗存储器6中读出，并由输出视频信号处理电路15基于I/O控制信号变换为复合数据，同时被转换为模拟形式并被输出到外部。
下面将描述依照从外部输入的标准频率复合信号，在这个记录和再现装置中，对通过使用1394I/F的数据通信接收到的视频数据的输出执行监视的情况。
首先，在相位比较器29中，经过1394I/F处理电路31提供的发送方帧脉冲通过复接器32被提供并与来自FP计数器24的帧脉冲进行比较。比较结果提供给13.5MHz时钟发生器电路21，以便在相位上对信号执行控制。
另外，同步分离器电路16从视频输入的复合信号输入中提取同步信号，并将该同步信号提供给垂直和水平同步分离器电路17。在垂直和水平同步分离器电路17中，该同步信号分成垂直同步信号和水平同步信号。使用水平同步信号作为参考信号，I/O PLL电路18形成国际电信联盟(ITU-R)推荐的13.5MHz时钟信号。这个时钟信号通过复接器19被提供给I/O控制信号发生器电路20。在I/O控制信号发生器电路20中，I/O控制信号被形成并与13.5MHz时钟信号一起提供给I/O功能块1。
在VSP功能块2中，输入1394I/F接收的数据由1394I/F处理电路31基于从控制功能块4提供的18MHz时钟信号进行处理，并将该数据临时写入ECC存储器12。然后，视频数据依照VSP控制信号被读出。该数据经过解帧电路13然后由反向正交变换电路14进行反向正交变换。然后该数据基于18MHz时钟信号依照页管理由外部输入控制电路28写入到混洗存储器6中，于是将会形成一个图像帧的视频数据。
在I/O功能块1中，视频数据基于从垂直和水平同步分离器电路17提供的垂直同步信号，依照来自外部输入控制电路28的页管理，以控制功能块4提供的13.5MHz时钟信号同步地从混洗存储器6中读出，并由输出视频信号处理电路15基于I/O控制信号变换为复合数据，同时被转换为模拟形式并输出到外部。
在这个操作中，因为基于18MHz时钟信号写入而基于13MHz时钟信号读出，所以混洗存储器是异步的，如上所述，由于写周期和读周期的差异将发生两次读出同一帧和/或丢帧。然而，在1394I/F接收的数据被记录到磁带同时被监视器显示的情况中，即使在监视器输出方发生两次读出同一帧和/或丢帧，没有两次读出同一帧和/或丢帧的正确的数据仍可被记录到磁带上，这是因为基于用于准备帧脉冲的18MHz时钟信号并提供给DRP功能块3的41.85MHz的时钟信号被锁定在来自13.5MHz时钟产生电路21的13.5MHz时钟信号上，因此从不相位失步。
在图1中，用来自标准频率的外部输入复合信号的水平同步信号锁定的13.5MHz时钟信号，作为举例被用作从混洗存储器6读出数据的参考时钟。然而，除了这个，使用13.5MHz晶振基于外部输入复合信号的脉冲锁定而产生13.5MHz时钟信号，以及其它方法也能够提供足够精确和稳定的13.5MHz时钟信号，以实现稳定的监视器视频输出。
以下将参考图5和图6描述外部输入控制电路28。
图5是方框图，示出了外部输入控制电路28的详细配置。
在这个配置中，41指一个帧长判决电路，42指一个参考页发生器电路以及43指一个复接器。
图6是图表，示出了外部输入控制电路28中的处理过程。
当由于噪声等并且由于电路中同步性波动而引起帧脉冲的帧长波动时，混洗存储器6的页管理如以下所述执行。应注意在1394I/F通信中，在信号接收或相似时间的帧脉冲的抖动并不引起帧长变化，这是因为PLL电路可保持时钟速度恒定。
帧长判决电路41参考输入帧脉冲的上升沿检测帧的开始，并判决前一帧的长度。如果帧长比预定长度长，或如果比预定长度短，设置错误标志。基于该错误标志，参考页发生器电路42执行混洗存储器6的页管理。首先，在帧的开始时间定义页。然后，仅在前一个帧长的判定不导致错误时，更新参考页。如果判决结果错误，不更新参考页并保持当前参考页。该参考页通过复接器43将其从记录方的参考页切换而被控制输出。基于这个参考页，在帧脉冲的前端通过对参考页加1设置写入页，同时在外部输入同步的前端对读出页设置参考页的值。
这样，参考页与帧脉冲同步更新，并与帧脉冲锁定的18MHz时钟信号同步执行写入，然而与异步于18MHz信号的13.5MHz时钟信号同步执行读出。因此，即使帧脉冲的频率变化，也可以提供基于13.5MHz时钟信号的、没有波动的视频数据监视器输出。
当已经出现帧长不规则时，写入/读出页将被保持直到帧长自身回复到正常或直到视频数据的一个帧能够被正常写入到混洗存储器6中。因此，只能输出正常视频数据。
以下将参考图7描述本发明的第二实施例。
图7是方框图，示出了包括多个依照本发明的第一实施例的记录和再现装置的视频编辑系统的配置，该视频编辑系统用于从记录和再现装置读出视频信号以编辑视频数据。
在这个图中，61指一个视频编辑单元，依照该实施例，62、63和64分别指记录和再现装置A、记录和再现装置B以及记录和再现装置C。
首先，标准频率的复合信号从视频编辑单元61输出作为同步信号，并提供给记录和再现装置A62、B63和C64。当记录和再现装置A62、B63和C64中的每一个装置执行回放操作时，再现的视频数据与来自视频编辑单元61的复合信号输入的垂直和水平信号同步，作为来自每个装置的复合信号并提供给视频编辑单元61。因为来自记录和再现装置A62、B63和C64的回放视频数据输出是同步的，可以相对容易实现各种视频编辑任务。例如，当来自记录和再现装置A62的视频数据和来自记录和再现装置B63的视频数据需要连接到一起时，视频数据可以帧为单位来切换因而实现平滑连接。另外，例如当实现来自记录和再现装置B63的视频数据和来自记录和再现装置C64的视频数据的复合时，由于不需要同步调整，因而能够平滑地实现视频数据的复合任务。
尽管上述对本视频编辑系统的描述是在使用三个记录和再现装置的情况下，该系统可被应用于至少包括两个记录和再现装置的配置。
如上所述，依照发明的本实施例，尽管帧脉冲的频率在回放过程中发生波动，依照外部输入、稳定的同步信号和时钟信号也可以产生没有干扰的监视器输出。
另外，使用三帧混洗存储器可以避免在一帧内数据的混合，并且尽管帧脉冲的长度发生波动，帧页的管理也可以输出正常的视频数据。
在通过1394I/F接收和记录压缩的数据流的过程中，在记录方使用与接收数据和参考时钟信号同步的同步信号，使得即使当接收帧的频率被干扰时，也能够执行正常的记录而与监视器输出无关。
另外，依据本实施例使用至少两套记录和再现装置以及对每个装置使用同一同步信号输入，能够使得每个装置的回放视频数据的输出与其它装置的回放视频数据的输出同步。
工业适用性依据本发明的第一部件，因为使用稳定的读出参考时钟信号从混洗存储器读出视频数据，尽管在内部帧脉冲中出现抖动，也能够再现监视器输出图像。
依据本发明的第二至第四部件，因为使用三帧混洗存储器，能够执行数据的再现而在每帧中没有任何数据的混合。另外，尽管帧脉冲发生波动，三帧混洗存储器中帧页的管理通过检测帧脉冲的波动，能够输出正常的视频数据，当数据被再现时，提供了改进的图像质量。
依据本发明的第五部件，因为在接收和记录压缩的数据流过程中，记录与基于接收的帧脉冲的时钟信号以及锁定于接收的帧脉冲的参考时钟信号同步执行，尽管在接收的帧脉冲中出现抖动，也能够执行正常的记录和改进监视器输出视频图像的质量。
依据本发明的第六部件，因为视频数据可被与从外部输入的同步信号同步输出，能够使用多个记录和再现装置并给予同一同步信号。
依据本发明的第七部件，因为视频数据可被与从外部输入的同步信号同步输出，使用多个记录和再现装置并给予同一同步信号，能够将每个装置的输出视频数据与其它的输出视频数据同步，并因此提供了容易执行的视频编辑任务。
权利要求
1.一种记录和再现装置，用于记录和再现视频数据，所述记录和再现装置包括一存储器；一写入部件，用于依照同步信号和与视频数据同步的写入参考时钟信号，将视频数据写入到所述存储器中；以及一读出部件，用于依照同步信号和与写入时钟异步的稳定的读出参考时钟，将视频数据从所述存储器中读出。
2.如权利要求1所述的记录和再现装置，其中，所述存储器至少有三帧视频数据的容量，并配置有一页管理部件，用于管理所述存储器的帧页，并且所述读出部件依照来自所述页管理部件的两次读出同一帧和丢帧的指令，读出依照所述页管理部件已经由所述写入部件写入的视频数据。
3.如权利要求2所述的记录和再现装置，其中，所述页管理部件包括一检测部件，用于检测视频数据的帧脉冲的帧长是否在指定的范围以内；以及一保持部件，用于当所述检测部件检测到所述帧长在预定的范围以外时，执行控制以保持对所述存储器的写入和读出页。
4.如权利要求1至3中任一项所述的记录和再现装置，其中，所述存储器共同用于记录和再现。
5.如权利要求1至4中任一项所述的记录和再现装置，还包括一部件，用于记录通过接口接收的压缩数据流，所述数据流由基于与接收数据同步的参考时钟信号而得到的时钟信号记录。
6.如权利要求1至5中任一项所述的记录和再现装置，其中，由读出部件使用的读出参考时钟信号和同步信号中的至少一个从所述记录和再现装置的外部提供。
7.一种视频编辑系统，包括多个依据权利要求1至5中任一项所述的记录和再现装置；以及一视频编辑单元，用于编辑从多个记录和再现装置的存储器读出的视频数据，其特征在于在从存储器读出视频数据一侧，共同使用同一参考时钟信号和同步信号，以便将来自每个记录和再现装置的输出视频图像与来自其它记录和再现装置的输出视频图像同步。
全文摘要
一种用于记录和再现图像数据的装置，包括一个混洗存储器(6)；用于依据同步信号和与图像数据同步的写入参考时钟信号将图像数据写入到所述混洗存储器中的部件；以及用于依据同步信号和与写入时钟信号异步的稳定的读出参考时钟，将视频数据从所述混洗存储器中读出的部件。
文档编号H04N5/956GK1429453SQ01804020
公开日2003年7月9日 申请日期2001年3月27日 优先权日2000年6月9日
发明者斋藤修治, 高仓英一 申请人:夏普公司