专利名称：一种快速无毛刺的时钟倒换方法及装置的制作方法
技术领域：
本发明涉及通信技术领域，具体涉及一种快速无毛刺的时钟倒换方法及实现通信系统中快速无毛刺的时钟倒换的装置。
背景技术：
随着数据通信技术日益发展，在通信设备中为了提高整个系统的稳定性，往往对系统中一些比较关键的设备进行备份，当前正在工作的设备为主设备，备份设备为从设备。当主设备发生故障时，将从设备作为当前工作状态的设备。这种方法防止了当前工作的主设备由于出现故障而影响整个通信系统的正常运行。
为通信系统中关键的通信设备做备份的原理如附图1所示。图1为通信设备中对关键设备进行备份的原理框图。在图1中主设备为主交换板，从设备为从交换板，主交换板为当前正在工作的交换板。主交换板的时钟信号为clk0，从交换板的时钟信号为clk1，主交换板的时钟信号clk0为当前工作的时钟信号。当主交换板出现异常，需要将从交换板作为当前工作的交换板时，应当将当前工作的时钟信号由主交换板的时钟信号倒换为从交换板的时钟信号。
图1中的实线为业务板选择的当前工作状态的交换板的时钟，虚线为业务板发现当前工作的时钟出现异常需要替换为当前工作状态的时钟。
目前解决时钟倒换的方法有两种。
第一种方法如附图2所示，图2是现有技术中利用中央处理器实现时钟倒换的原理框图。
图2中，主设备为主交换板，从设备为从交换板，主交换板为当前正在工作的交换板，从交换板是主交换板的备份设备。主交换板的时钟信号为clk0，从交换板的时钟信号为clk1。
业务板的时钟检测模块检测主交换板送来的时钟信号是否正常，如果业务板的时钟检测模块发现了主交换板或者说是当前正在工作的交换板送过来的时钟信号出现异常，如主交换板的时钟信号丢失等，时钟检测模块向中央处理器CPU模块发出一个中断请求，中央处理器CPU模块收到该中断请求以后，进入中断处理程序。中断处理程序向时钟检测模块发一个时钟的倒换命令，时钟检测模块接收到时钟倒换命令后，业务板选择从交换板的时钟信号为当前工作的时钟信号。整个时钟倒换过程完成。
在上述方法中由于CPU处理程序的速度慢，即使是对中断请求的处理速度也是毫秒级的，所以整个时钟倒换过程在时间上大概是毫秒级的，在这个毫秒级的时间里面业务板一直选择错误的时钟信号，即主交换板的时钟。错误的时钟会使通信系统中产生大量的误码，而且产生误码的持续时间是毫秒级的，大大降低了通讯的可靠性及稳定性。
随着大规模的可编程器件的出现，几乎每个单板上都有那么一两块现场可编程门阵列FPGA或者复杂可编程逻辑器件CPLD。由可编程门阵列FPGA或者复杂可编程逻辑器件CPLD处理单板上的时钟选择控制信号，比如地址的译码，片选、读写信号的控制等等。在时间上就是把时钟检测模块和中央处理器处理中断发出时钟倒换命令全部用可编程器件来实现，CPU部分不参与该功能的实现。由于时钟倒换过程是由硬件实现的，所以主备设备倒换的速度是很快的。
第二种方法如附图3所示，图3是现有技术中利用可编程器件实现时钟倒换的原理框图。图3中主设备为主交换板，从设备为从交换板，主交换板为当前正在工作的交换板，从交换板是主交换板的备份设备。主交换板的时钟信号为clk0，从交换板的时钟信号为clk1。当主交换板的时钟信号clk0出现异常，如主交换板的时钟信号丢失等，业务板的可编程逻辑器件检测到了主交换板的时钟信号clk0出现异常，可编程逻辑器件发出时钟倒换命令，业务板选择从交换板的时钟信号clk1为当前工作的时钟信号。整个时钟倒换过程完成。在整个时钟倒换过程中中央处理器CPU模块不参与所述功能的实现。由于整个时钟倒换过程是由硬件实现的，所以主从交换板的时钟倒换速度是很快的。
第二种方法具体的实现方式是采用可编程器件实现一个选择器MUX的功能。选择器MUX的具体实现方式如附图4所示。图4是现有技术中利用可编程器件实现快速时钟倒换装置的结构框图，附图5是图4的时序图。
图4中的clk0是主交换板的时钟信号，clk1是从交换板的时钟信号，select是时钟选择控制信号。
图5中的clk0是主交换板的时钟信号的时序图，图5中的clk1是从交换板的时钟信号的时序图，图5中的select是时钟选择控制信号的时序图，图5中的clk0_and是时钟选择控制信号取反后和主交换板的时钟信号相与的时序图，图5中的clk1_and是从交换板的时钟信号和时钟选择控制信号相与后的时序图，图5中clk_out是clk0_and信号和clk1_and信号相或后的时序图。Clk_out是业务板选择的当前工作的时钟信号。
从图5的时序图中我们可以明显的看到，当时钟选择控制信号select为低电平时可编程逻辑器件输出主交换板的时钟信号，主交换板的时钟信号为当前工作的时钟信号。当需要将从交换板的时钟信号作为当前工作的时钟信号时，时钟选择控制信号select跳转为高电平，可编程逻辑器件输出从交换板的时钟信号，从交换板的时钟信号为当前工作的时钟信号。
图5中，时钟选择控制信号电平跳变的时间刚好处在主从交换板时钟信号相位差的两个上升沿之间，则当前工作的时钟信号clk_out就会多出一个上升沿，即本来在这段时间内只有一个上升沿，现在在这段时间内变成了两个上升沿，多出来的这个上升沿就是毛刺。通信系统会因为这个多出来的上升沿而多输出一拍的数据，并因此而产生误码。
由上述描述可以看出，因为主从交换板的时钟信号总会有一定的相位差，如果时钟选择控制信号电平跳变的时间落在主从交换板时钟信号的相位差里，即时钟选择控制信号电平跳变的时间落在两个时钟的上升沿之间或时钟选择控制信号电平跳变的时间落在两个时钟的下降沿之间，当前工作状态的时钟信号就会产生毛刺，毛刺会导致通信系统产生误码。误码的产生降低了通信系统的可靠性和稳定性，这是很多通信设备所不允许的。
发明内容
本发明的目的在于，提供一种快速无毛刺时钟倒换的方法及实现通信系统中快速无毛刺时钟倒换的装置，以实现时钟信号快速无毛刺的倒换，从而避免在通信系统中产生误码，提高整个通信系统的稳定性和可靠性。
为达到上述目的，本发明提供的通信系统中快速无毛刺时钟倒换的方法包括确定主从板时钟信号需要倒换；调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内；根据所述时钟选择控制信号电平的跳变选择确定倒换后的时钟信号。
所述的调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内的步骤包括调整所述时钟选择控制信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内。
所述的调整所述时钟选择控制信号电平跳变时间延迟所述时钟选择控制信号电平跳变时间。
所述的调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内的步骤包括调整所述主板时钟信号和/或所述从板时钟信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内。
所述的调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内的步骤包括调整所述时钟选择控制信号和所述主板时钟信号和/或所述从板时钟信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内。
所述的调整所述主板时钟信号电平跳变时间包括延迟所述主板时钟信号电平跳变时间；所述的调整所述从板时钟信号电平跳变时间包括延迟所述从板时钟信号电平跳变时间。
所述的相同电平时间段内包括所述主从板时钟信号电平跳变的时间点。
本发明提供的基于实现通信系统中快速无毛刺的时钟倒换的装置，包括时钟选择控制信号处理电路和时钟信号选择电路；时钟选择控制信号处理电路用于延迟所述时钟选择控制信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在主从板时钟信号的相同电平时间段内；时钟信号选择电路用于根据所述时钟选择控制信号电平的跳变选择确定倒换后的时钟信号。
所述的时钟选择控制信号处理电路包括第一或门、第二或门、第一D触发器、第二D触发器；
第一或门用于将时钟选择控制信号取反后的信号和第二D触发器的Q输出端输出的取反后的信号取或，将所述取或后的信号输出到第一D触发器；第二或门用于将时钟选择控制信号和第一D触发器的Q输出端输出的取反后的信号取或，将所述取或后的信号输出到第二D触发器；第一D触发器用于将第一或门输出的信号根据主板的时钟信号延迟输出到第一与门；第二D触发器用于将第二或门输出的信号根据从板的时钟信号延迟输出到第二与门。
所述的时钟信号选择电路包括第一与门、第二与门、第三或门；第一与门用于将第一D触发器Q输出端输出的信号和主板时钟信号取与，将所述取与后的信号输出到第三或门；第二与门用于将第二D触发器Q输出端输出的信号和从板时钟信号取与，将所述取与后的信号输出到第三或门；第三或门用于将第一与门输出的信号和第二与门输出的信号取或，输出所述取或后的信号。
利用本发明，在通信系统中需要主从板时钟信号倒换时，调整时钟选择控制信号电平跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内，避免了当前工作时钟信号产生毛刺，从而避免了误码的产生，实现了主从板时钟信号快速无毛刺的倒换，从而提高整个通信系统的稳定性及可靠性。
图1是通讯设备中对关键设备进行备份的原理框图；
图2是现有技术中利用中央处理器实现时钟倒换的原理框图；图3是现有技术中利用可编程器件实现时钟倒换的原理框图；图4是现有技术中利用可编程器件实现快速时钟倒换装置的结构框图；图5是图4的时序图；图6是本发明的利用可编程器件实现快速无毛刺的时钟倒换的装置的原理框图；图7是图6的时序图。
具体实施例方式
下面结合附图对本发明作进一步详细说明。
在通信系统中为关键的设备做备份设备，当前正在工作的设备为主设备，备份设备为从设备。当主设备出现异常情况需要将从设备作为当前工作状态的设备。
在具体实施方式
中主设备为主板，从设备为从板，当主板出现异常情况，需要将从板作为当前工作状态的设备时，应当将当前工作的时钟信号由主板的时钟信号倒换为从板的时钟信号。
为了提高时钟的倒换速度，本发明所述的方法采用可编程逻辑器件实现时钟的快速倒换，可编程逻辑器件包括可编程门阵列和复杂可编程逻辑器件。
当可编程逻辑器件检测到主板的时钟信号出现异常，如主板时钟信号丢失等，可编程逻辑器件确定主从板时钟信号需要发生倒换，时钟选择控制信号电平跳变。可编程逻辑器件通过调整时钟选择控制信号电平跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内；也可以说使所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相位差之外，即主从板时钟信号相邻的两个上升沿之外和两个下降沿之外。所述的相同电平时间段内包括所述主从板时钟信号电平跳变时间。根据所述时钟选择控制信号的跳变选择从板的时钟信号作为当前工作状态的时钟信号。输出所述选择的从板的时钟信号。
可编程逻辑器件调整时钟选择控制信号电平跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内的方法可以通过只调整时钟选择控制信号电平跳变时间，实现所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。
调整时钟选择控制信号电平跳变时间的方法是延迟输出所述时钟选择控制信号电平跳变的信号，使所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。相同电平时间段内包括所述主从板时钟信号电平跳变时间。
可编程逻辑器件调整时钟选择控制信号电平跳变时间和所述主从板时钟信号的相对位置，使所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内的方法可以通过只调整主从板时钟信号，实现使所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。
调整主从板时钟信号有多种方法，可以通过调整主板的时钟信号，可以通过调整从板的时钟信号，也可以通过同时调整主从板的时钟信号，实现使所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。
调整主板的时钟信号电平跳变时间的方法是延迟输出所述主板的时钟信号，使时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。相同电平时间段内包括所述主从板时钟信号电平跳变时间。
调整从板的时钟信号电平跳变时间的方法是延迟输出所述从板的时钟信号，使时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。相同电平时间段内包括所述主从板时钟信号电平跳变时间。
同时调整主从板的时钟信号是将上述调整主板的时钟信号的方法和调整从板的时钟信号的方法结合起来使用，实现所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。相同电平时间段内包括所述主从板时钟信号电平跳变时间。
也可以将调整时钟选择控制信号的方法和调整主从板时钟信号的方法结合起来使用，实现所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。相同电平时间段内包括所述主从板时钟信号电平跳变时间。
比较上述可编程逻辑器件调整时钟选择控制信号电平跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内的方法，只调整时钟选择控制信号电平跳变时间是一种最优选的方案。
本发明还提供一种基于实现快速无毛刺的时钟倒换的装置，包括时钟选择控制信号处理电路和时钟信号选择电路；时钟选择控制信号处理电路用于延迟所述时钟选择控制信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在主从板时钟信号的相同电平时间段内。时钟信号选择电路用于根据所述时钟选择控制信号电平的跳变选择确定倒换后的时钟信号。
时钟选择控制信号处理电路和时钟信号选择电路的具体实现的原理框图参照附图6，图6所提供的快速无毛刺的时钟倒换的装置是通过调整时钟选择控制信号电平跳变的时间，实现使时钟选择控制信号电平跳变的时间落在所述主从板时钟信号的相同电平时间段内。
图6是本发明的利用可编程器件实现快速无毛刺的时钟倒换的装置的原理框图。附图7是图6的时序图。
在图6中，可编程逻辑器件包括或门，D触发器，与门。
时钟选择控制信号处理电路包括或门，D触发器。具体的元器件为第一或门600，第二或门610，第一D触发器620，第二D触发器630。
时钟信号选择电路包括与门，或门。具体的元器件为第一与门640，第二与门650，第三或门660。
图6中，主板的时钟信号为clk0，从板的时钟信号为clk1，时钟选择控制信号为select。从第一或门600输出的信号为clk0_in，从第二或门610输出的信号为clk1_in，从第一D触发器620的Q输出端输出的信号为clk0_out，从第二D触发器630的Q输出端输出的信号为clk1_out，从第一与门640输出的信号为clk0_and，从第二与门650输出的信号为clk1_and，从第三或门660输出的信号为clk_out。
时钟选择控制信号select取反后和第二D触发器630的Q输出端输出的信号clk1_out取反后一起输入第一或门600。
时钟选择控制信号select和第一D触发器620的Q输出端输出的信号clk0_out取反后一起输入第二或门610。
第一或门600的输出端clk0_in输入第一D触发器620，主板的时钟信号clk0取反后的信号作为第一D触发器620的时钟信号。
第二或门610的输出端clk1_in输入第二D触发器630，主板的时钟信号clk1取反后的信号作为第二D触发器630的时钟信号。
第一D触发器620的Q输出端输出的信号clk0_out和主板的时钟信号clk0一起输入第一与门640。
第二D触发器630的Q输出端输出的信号clk1_out和从板的时钟信号clk1一起输入第二与门650。
第一与门640的输出信号clk0_and和第二与门650的输出信号clk1_and一起输入第三或门660，第三或门660的输出时钟信号为时钟选择控制信号选择的当前工作状态的时钟信号。
当时钟选择控制信号select为低电平的时候，选择主板的时钟信号为当前工作状态的时钟信号，第三或门660输出的时钟信号为主板的时钟信号clk0。
当时钟选择控制信号select由低电平跳变为高电平时的时间恰巧落在主板时钟信号clk0和从板时钟信号clk1时间差的两个上升沿之间时，针对主板的时钟信号来说，时钟选择控制信号select经过第一或门600和第二D触发器630的信号延迟将电平跳变的时间延迟至主板时钟信号下一个下降沿到来的时刻。针对从板的时钟信号来说，时钟选择控制信号select经过第二或门610和第一D触发器620的信号延迟将电平跳变的时间延迟至从板时钟信号下一个下降沿到来的时刻。
时钟选择控制信号select经延迟处理为clk0_out信号和clk1_out信号，clk0_out信号和clk1_out信号分别与主从板的时钟信号经过第一与门640和第二与门650处理为clk0_and信号和clk1_and信号，clk0_and信号和clk1_and信号经过第三或门660输出的clk_out信号在clk0_out信号的电平由高电平跳变为低电平之前保持与主板的时钟信号一致，在clk0_out信号的电平由高电平跳变为低电平之后保持与从板的时钟信号一致。时钟倒换过程结束。从图7的时序图中可以明显的看到clk_out信号无毛刺，因此不会导致系统产生误码。
虽然通过实施例描绘了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化。
权利要求
1.一种快速无毛刺的时钟倒换方法，其特征在于包括确定主从板时钟信号需要倒换；调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内；根据所述时钟选择控制信号电平的跳变选择确定倒换后的时钟信号。
2.如权利要求1所述的一种快速无毛刺的时钟倒换方法，其特征在于所述的调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内的步骤包括调整所述时钟选择控制信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内。
3.如权利要求2所述的一种快速无毛刺的时钟倒换方法，其特征在于所述的调整所述时钟选择控制信号电平跳变时间包括延迟所述时钟选择控制信号电平跳变时间。
4.如权利要求1所述的一种快速无毛刺的时钟倒换方法，其特征在于所述的调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内的步骤包括调整所述主板时钟信号和/或所述从板时钟信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内。
5.如权利要求1所述的一种快速无毛刺的时钟倒换方法，其特征在于所述的调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内的步骤包括调整所述时钟选择控制信号和所述主板时钟信号和/或所述从板时钟信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内。
6.如权利要求4或5所述的一种快速无毛刺的时钟倒换方法，其特征在于所述的调整所述主板时钟信号电平跳变时间包括延迟所述主板时钟信号电平跳变时间；所述的调整所述从板时钟信号电平跳变时间包括延迟所述从板时钟信号电平跳变时间。
7.如权利要求1或2或4或5所述的一种快速无毛刺的时钟倒换方法，其特征在于所述的相同电平时间段内包括所述主从板时钟信号电平跳变的时间点。
8.一种基于实现快速无毛刺的时钟倒换的装置，其特征在于包括时钟选择控制信号处理电路和时钟信号选择电路；时钟选择控制信号处理电路用于延迟所述时钟选择控制信号电平跳变时间，使所述时钟选择控制信号电平跳变时间落在主从板时钟信号的相同电平时间段内；时钟信号选择电路用于根据所述时钟选择控制信号电平的跳变选择确定倒换后的时钟信号。
9.如权利要求8所述的一种基于实现快速无毛刺的时钟倒换的装置，其特征在于所述的时钟选择控制信号处理电路包括第一或门、第二或门、第一D触发器、第二D触发器；第一或门用于将时钟选择控制信号取反后的信号和第二D触发器的Q输出端输出的取反后的信号取或，将所述取或后的信号输出到第一D触发器；第二或门用于将时钟选择控制信号和第一D触发器的Q输出端输出的取反后的信号取或，将所述取或后的信号输出到第二D触发器；第一D触发器用于将第一或门输出的信号根据主板的时钟信号延迟输出到所述时钟信号选择电路；第二D触发器用于将第二或门输出的信号根据从板的时钟信号延迟输出到所述时钟信号选择电路。
10.如权利要求8或9所述的一种基于实现快速无毛刺的时钟倒换的装置，其特征在于所述的时钟信号选择电路包括第一与门、第二与门、第三或门；第一与门用于将第一D触发器Q输出端输出的信号和主板时钟信号取与，将所述取与后的信号输出到第三或门；第二与门用于将第二D触发器Q输出端输出的信号和从板时钟信号取与，将所述取与后的信号输出到第三或门；第三或门用于将第一与门输出的信号和第二与门输出的信号取或，输出所述取或后的信号。
全文摘要
本发明提供一种快速无毛刺的时钟倒换方法，包括步骤确定主从板时钟信号需要倒换；调整时钟选择控制信号电平发生跳变时间及所述主从板时钟信号电平跳变时间的相对关系，使所述时钟选择控制信号电平跳变时间落在所述主从板时钟信号的相同电平时间段内；根据所述时钟选择控制信号电平的跳变选择确定倒换后的时钟信号。本发明还提供一种基于实现快速无毛刺的时钟倒换的装置，包括时钟选择控制信号处理电路和时钟信号选择电路。通过本发明实现了时钟快速无毛刺的倒换，从而避免了通信系统中误码的产生，提高了通信系统的稳定性和可靠性。
文档编号H04Q1/20GK1540879SQ0312797
公开日2004年10月27日 申请日期2003年4月26日 优先权日2003年4月26日
发明者张卫东 申请人:华为技术有限公司