专利名称：双接口存储器结构和方法
技术领域：
本发明涉及一种双接口存储器结构和相关的方法。具体地，本发 明涉及数据在例如集成电路设备的存储器内映射的方式，所述集成电
路设备配置用于提供基于H264压縮的高分辨率机顶盒(STB)。
背景技术：
这样的集成电路包括通常可获得的、由于将被处理的数据量而需 要大带宽的设备的示例。特别地，出现这样的高带宽起因于HD视频 解码要求。
在涉及这样的高带宽场景时，作为替代提议使用两个16比特的 DDR接口设备，而不使用一个32比特的DDR接口设备。使用这样的 16比特的DDR设备，可以以等同于32比特的粒度(granularity)取 得字，而32比特的DDR接口可导致64比特的粒度。
同样，对于影像补偿(motion-compensation)处理来说，可以发 现取得更小比特的字更有效，因此与使用单个32比特的DDR接口相 比，可以证明使用两个16比特的DDR接口是有利的。
此外，使用相对窄的接口给存储器子系统带来的效率也被认为更 高。例如，使用16比特的接口，存取时间将为使用32比特接口的两 倍，使得执行当前存取的同时，更多的循环可用于DDR命令总线以 为下一次存取做准备。
然而，特别是当使用双接口而不使用单个接口时，由于存储器存 取不得不在两个存储器之间平衡，限制和潜在的劣势便出现了。
已经提出了不同的解决方案以克服这些限制，包括对用于单独处 理活动(如解码和编码)的每一个接口、和/或在一个存储器中、然后 在另一个存储器中交替存储图像的描绘。
更受欢迎的解决方案包括动态方法，在该动态方法中，取决于所使用的地址，使用小粒度将存储器存取在两个接口间进行划分，以使得在这两个接口和相关的存储区域中存在负荷的简单的50/50划分。
这种动态方法有利地提供了灵活性，并且为了确保随机存取和线性存取被均匀分割，取决于其所要求的地址和存取，存储器映射采用
了方格图案(checkered pattern),例如从US2003/0122837中已知的方格图案。
此专利在图6和7以及相关的描述章节中公开了这样的方格图案。然而，可以及发现存取这样映射的存储器结构的性质和方式不利地受到了限制。
发明内容
本发明设法提供一种双接口存储器结构以及相关方法，相对于公知的结构和方法具有优势。。
根据本发明的第一方面，提供了一种使用方格存储器映射的双接口存储器结构，所述方格存储器映射由垂直和水平切片的存储器映射组合而成，并包括配置用于存取所述映射存储器的2D存取装置，其中，配置所述存取装置以使得所述存取与水平和垂直地映射到两个接口的存储器重叠。
通过提供这种重叠，当垂直和水平地考虑时，所述2D存取可以有利地覆盖多于两个不同的相邻存储器位置，以解决现有技术中所经历的限制。
在一个实施方式中，双接口存储器结构可以配置用于针对每一行所映射的存储器产生一个存取。
根据另一个实施方式，双接口存储器结构可以配置用于针对横跨水平边界的存取而强制使用高速缓存。
由于高速缓存可以配置用于将普通存取转变为对准的存取，这样的结构有利地限制存储器接口的复杂度。
优选地，双接口存储器结构可以针对每一个接口使用两个单独的设备处理层(Device Transaction Layer)通道。
有利地，所述两个不同通道中的一个被位于由存取所限定的边界的一侧的数据所专用。亦即存储器数据在每一次存取时是活动的。此 外，另一个接口可以被位于边界的另一侧的存储器数据所专用，亦即 只在重叠的情况下是活动的。
这种结构有利地提高了本发明的效率。
当然，应该意识到，依照本发明所提供的方格存储器映射可以包 括双方格存储器映射。
根据本发明的另一方面，提供了一种双接口存储器控制方法，包 括提供由垂直和水平地切片存储器组合形成的方格存储器映射，并 且包括向所映射的存储器提供2D存取的步骤，其中所述存取与水平 和垂直地映射到两个接口的存储器重叠。
在一个实施方式中，双接口存储器方法包括针对每一行所映射的 存储器产生一个存取。
根据另一个实施方式，双接口存储器包括针对横跨水平边界的存 取强制使用高速缓存的步骤。
由于高速缓存可用于将普通存取转变为对准的存取，采用这样的 另外的步骤有利地限制存储器接口的复杂度。
优选地，可以通过针对每一个接口提供两个单独的DTL通道的 方式提供该方法。
同上，在本方法中，所述两个不同通道中的一个被位于由存取所 限定的边界的一侧的数据所专用。亦即存储器数据在每一次存取时是 活动的。此外，另一个可以被位于边界的另一侧的存储器数据所专用， 亦即只在重叠的情况下是活动的。
这种结构有利地提高了本发明的效率。
再一次地，在本发明中应该意识到，依照本发明所提供的方格存 储器映射可以包括双方格存储器映射。
随后，本发明通过仅作为示例的方式，参照附图进行描述，在附 图中
图1是可用于提供与本发明相关的方格存储器映射图案的存储器
5子系统的方框图2示出了方格存储器映射结构； 图3示出了双方格存储器映射结构；
图4是具有不同存取图案的双方格存储器映射的示意图，不同存 取图案另外相关示出；
图5示出了依照本发明的实施方式更详细地示出图4的一个方 面；以及
图6是依照本发明使用的2D分离器DTL通道结构的方框图。
具体实施例方式
首先转向图1，提出了以这种可以根据本发明实施例使用的、并 且包括并行的第一 16比特存储器子系统10和第二 16比特存储器子系 统12的比特存储器子系统的说明。
如图所示，每一个子系统包括DDR子系统，该DDR子系统使用 DDR控制器及判决器14、 16，中央数据存储器管理单元(CDMMU) 18、 20和CPU判决器以及MTL集总设备22、 24，所述MTL集总设 备导致路由器和CPU设备26、 28。
同样，在一系列的IP设备30和控制所有的IP请求的缓冲的 CDMMU设备18、 20之间，提供了分离器(splitter)或路由单元32。 每一个这样的分离器配置用于接收DTL存取请求，以使得响应于DTL 存取的地址和长度，沿两个16比特存储器子系统之一的方向对这样的 请求进行分离。然后每一个分离器配置用于接收从CDMMU返回的数 据，并对该数据重新排序，使得IP接收数据就好像该数据只源自一个 存储器接口。
通过垂直和水平地按大小排列的存储器映射的组合，可以如图2 所示获得方格存储器映射图案。应该注意到的是，每n个字节(例如 每64字节)，在两个存储器接口之间交替进行映射。
此外，每2KB，颠倒图案的交替映射以导致如图所示的方格图案。 己经确认，对于1D和2D存取来说，由于在两个存储器接口之 间提供存取，这是特别高效的。
6如图3所示的双方格存储器映射图案同样是已知的，并可以有利 地用于解决存取只能在奇数行或偶数行使用的问题。
对于1D和2D接口，由于两个存储器接口之间，沿两个方向分 离存取，这样的双方格存储器映射图案特别高效。
通过前述的在两个接口上的存取的均匀分离，存储器映射结构有
利地允许使用双16DDR接口，而不是单个32比特接口。这利用了使 用两个16比特接口所固有的更高的效率，以使得可以使用两个16比 特接口而不是两个32比特接口 (在其他方式可以是必需的)，或者使 用在较低速率下工作的存储器运行完整的STB应用。
这样的存储器映射还允许支持的存储量管脚(footprint)大于单 个32比特接口。例如，可以支持96MB，而单个接口可能只允许支持 64MB或128MB。
同样，依照这样的双方格存储器映射，可以均匀地完成虚拟映射 以进一步增加存储效率，在该虚拟映射中将数据进行水平存储而不是 垂直存储。
现在转向图4，图4提供了具有存取配置的双方格存储器映射的 另外的示意图，依照本发明提供了该存取配置的其中之一。
再次参见H264压縮条件，应该注意到这考虑到关于较低像素运 动补偿图案的4x4、 8x4、 4x8、 8x8、 8x16、 16x8以及16x16。
由亮度和色度条件得出，lxl和20x21之间的每一种可能的图案 都是必需的。由于当水平考虑时，以四个为一组取得像素，这指示可 以按照帧模式和域模式(frame and field mode)产生每一个沿水平方 向从1到6个字的存取，以及沿垂直方向从1到21行的存取，共 2x6x21=252种可能性。
然而，如进一步所示的，在此条件的高效处理方面，本发明可以 证明是有利的。
仍然参见图4，示出了如图3所示的双方格存储器映射图案，对 该双方格存储器映射图案提出了三种不同的存取配置。
存取配置32仅沿垂直方向跨越两个存储器接口进行映射，因此 该存取的长度不同于呈现给这两个存储器接口的每一个的长度。至于存储器配置34，其轻易地映射到两个接口，并且考虑到双方格图案， 除了具有如图4所示的奇数行号的存取之外，在这两个接口之间对存 取进行大致均匀地分离。
依照本发明的实施方式的具体结构，存储器存取配置36沿垂直
和水平方向重叠相邻的不同区域，使得对于每一个存储器接口来说，
两个存取是交叉的。如存取配置36所代表的，必须存取位于切片边缘
左侧或右侧的像素。
当这代表了相对复杂的存取方案时，即使这种结构的效率可能存 在疑问，也可以通过针对每一行产生一个存取来实现。
依照另一个实施例，可以为每一个接口提供两个不同的DTL通 道，其中一条通道为位于切片边缘一侧的像素所专用(即在每一次存 取时是活动的)，另一条通道可以为位于切边边缘另一侧的像素所专 用，并且仅在出现重叠的情况下使用。
这样的结构有利地保持并可以证实效率。依照另一方面，针对横跨水平边界的存取，因为高速缓存存储器 将所有的存取转变为对准的存取，本发明可以提供强制使用高速缓存 存储器以避免繁杂的存储器接口。如果存在512个像素切片，仅在受 限(在1.9%的区域内)数量的情况下发现横跨水平边界。
关于图5示出实施所需的重叠的2D存取，并随后做进一步详细 阐述。
应该注意到，2D分离器将被配置用于将一个DTL请求转变为多 个请求，并且每一个请求将只存取一个存储器接口的一行。分离器配 置用于处理垂直重叠(即一个存取覆盖两个块)和水平重叠。此外， 分离器可以配置用于限制单个2D存取的最大尺寸以避免对其他存取 造成长的等待。通过使用配置寄存器所采用算法的方式，可以有利地 进行控制，该算法用于-
根据开始地址、模式(填充的或框架的)和行宽，检査该存取有 多少行可以在当前行中迸行寻址；
检査可以在所述行中被存取而没有超过最大允许数的字的数目；
例如从1-4命令中产生存取；以及如果存在剩余的行，减小存取的大小并再次开始。
同样，针对每一条命令，数据FIFO记录的相关的信息将为
行中或水平重叠存取的左手侧部分中的字的数目；
水平重叠存取的右手侧部分中字的数目；
很多形成图案的行，在两个接口重叠存取上分离该行；以及
一个比特，用于描述该存取是否水平横跨两个接口。
图5是依照本发明的实施方式提供的具有水平重叠的2D存取的 示例。该示意图提供了包含在边界38中的5行上的5个字的存取。提 供给切片边界的左侧的3个字由箭头40示出，而提供给切片边界的右 侧的两个字由箭头42示出。
考虑到5个字和5行的存取，需要产生4个DTL请求。针对提 供给切边边界的左侧的部分，3行上的3个字的一条DTL请求由区域 44A和44B示出，并指向第一存储器接口，而将由区域46示出的3 个字和2行提供给第二存储器接口。
至于提供给切片边界的右侧的区域，将由区域48A和48B所示的 3行上的2个字提供给第二存储器接口 ，而将由区域50B示出的2行 上的2个字提供给第一存储器接口 。
现在转向图6，提供了 2D分离器51的DTL通道设置以提供如图 4和5所示的存储器存取的示意性方框图。
这用于示出两个CDU设备52、 54，向每一个CDU设备提供两 条DTL通道56、 58; 60、 62。
通过关于图5示出的示例，应该意识到数据FIFO将记录如下信
息
针对左手侧的存取， 一行中的字的数目； 针对右手侧的存取， 一行中的字的数目； 行号；
图案在接口 1中奇数行开始的帧存取；以及 横跨存取；是。
拥有这些信息，如图6所示的分离器的运动图案补偿可以用于对 到达每一条DTL通道的数据进行重新排序。通过采用本发明，应该意识到特别在处理视频数据内容时，可以 出现多种好处。与用于CPU和视频解码的单独的存储器(可导致大的 并且较不经济的覆盖)相比，可以提供在所有处理(CPU、音频、视 频、gfx)之间的统一的存储器。由于必须取得的数据更少，还因为对
每一个DDR的存取更长，还提供了更高效的存储器，使得可以更高 效地处理DDR命令。
通过应用同样的原理以在每一个存储器中分离存取，本发明同样 可以将存储器中的存储单元考虑进去。特别地，每一个存储器之间的 效率平衡可以支持不对称覆盖96、 192MB。同样的映射用于所有的IP 并对IP透明，因此，这意味着在IP之间不存在人为的隔离，并且因 此作为示例，CPU可以不受限制地存取gfx或视频数据。
权利要求
1.一种采用方格存储器映射的双接口存储器结构，所述方格存储器映射由垂直和水平切片的存储器映射组合而成，并包括配置用于存取所映射的存储器的2D存取装置，其中，配置所述存取装置，使得所述存取与水平和垂直地映射到两个接口的存储器重叠。
2. 根据权利要求1所述的存储器结构，配置用于针对所映射的存 储器的每一行产生一次存取。
3. 根据权利要求1所述的存储器结构，配置用于针对横跨所映射 的存储器的水平边界的存取，强制使用高速缓存。
4. 根据权利要求1所述的存储器结构，针对每一个接口采用两个 单独的DTL通道。
5. 根据权利要求4所述的存储器阵列，其中所述两个不同通道中 的一个为位于由所述存取所限定的边界一侧的像素所专用。
6. 根据权利要求4或5所述的存储器结构，其中所述两个接口中 的一个为位于所述边界一侧的存储器数据所专用。
7. —种双接口存储器控制方法，包括提供由垂直和水平切片存 储器映射组合形成的方格存储器映射，并包括向所映射的存储器提供 2D存取的步骤，其中所述存取与水平和垂直地映射到两个接口的存储 器重叠。
8. 根据权利要求7所述的方法，包括针对所映射的存储器的每一 行产生一次存取的步骤。
9. 根据权利要求7所述的方法，包括针对橫跨水平边界的存取， 强制使用高速缓存的步骤。
10. 根据权利要求7所述的方法，针对每一个接口采用两个单独 的DTL通道。
11. 根据权利要求IO所述的方法，其中所述两个不同通道中的一 个为位于由所述存取所限定的边界一侧的像素所专用。
12. 根据权利要求10或11所述的方法，其中所述接口为位于所 述边界一侧的存储器数据所专用。
全文摘要
本发明提供了一种使用方格存储器映射的双接口存储器结构，所述方格存储器映射由垂直和水平的切片存储器映射组合而成，并包括用于存取所映射的存储器的2D存取装置，其中，配置所述存取装置以使得所述存取与映射到两个接口的存储器水平和垂直地重叠，优选地，针对每一个接口，该结构提供了两条DTL通道，其中对于所有的处理方面(如CPU、音频、视频和gfx处理)，可以获得高效的、统一的存储器结构。
文档编号H04N7/26GK101496408SQ200780026646
公开日2009年7月29日 申请日期2007年7月10日 优先权日2006年7月14日
发明者埃里克·德斯米奇特, 胡格斯·J·M·德普提斯 申请人:Nxp股份有限公司