专利名称：：用于时钟信号扩展测试的测试转接装置及测试系统的制作方法
技术领域：
：本发明涉及通讯设备单板的生产测试领域，具体地说，是一种可以用来对时钟信号进行扩展测试的测试转接装置及测试系统。
背景技术：
：随着通讯技术的发展，通讯设备越来越复杂，集成度也越来越高。对测试技术的要求也相应地有所提高，如本文所讨论的时钟信号测试。通常一个被测对象(一种或多种被测单板)的待测时钟信号数量在几十个左右，但目前越来越多的被测对象时钟信号的数量都已超过这个数值。用传统的方法对这些时钟信号进行测试就会出现资源不足的问题。自动化生产测试设备中对时钟信号进行测试的方法通常是利用各种测试平台所提供的时钟卡，直接连接被测对象的时钟信号线，对其进行时钟频率检测。时钟卡和IO(输入输出)卡都是测试平台提供的资源模块之一，时钟卡提供时钟频率测试的功能，面板上有多路用户所需的接口，只要将被测时钟信号的信号线与相应的接口连接(信号形式匹配)，就可以通过专用软件从测试平台读取到被测时钟信号的频率值；IO卡提供多路双向的IO接口，只要将用户IO信号的信号线与相应的接口连接(信号形式匹配)，每一路IO都可以通过专用软件从测试平台上任意设置输入或输出。如附图l所示，将被测对象的待测时钟信号，引入测试平台的时钟卡接口，由时钟卡进行时钟频率检测判断信号是否正常。其中被测对象与时钟卡之间有一个可选的信号转换单元，它的功能是完成被测对象的时钟信号电平与时钟卡输入接口之间信号电平的匹配，在实际应用中可根据电平的匹配情况进行选用。但是测试平台提供的时钟卡输入接口数量是有限的，当待测的时钟信号数量大于时钟卡所能提供的接口数量时，只有增加资源卡的数量，利用多块时钟卡进行测试，如附图2所示。测试过程类似于附图l的系统，其区别是要对多块时钟卡进行操作，但在测试平台上资源比较紧张的时候，这种方法就不可取了。虽然测试系统越来越复杂，但测试设备的体积并不能随之增加，而且测试平台上要求安装很多其它测试所必须的资源卡，受测试资源的限制，无法安装过多的时钟卡。因此，在被测时钟信号线数量较多时，测试资源受到限制，测试不便。
发明内容本发明要解决的技术问题是提供一种只需少量资源就可以完成大量时钟信号测试的测试转接装置及测试系统，来解决大量时钟信号的测试问题。为了解决上述技术问题，本发明提供了一种用于时钟信号扩展测试的测试转接装置，该测试转接装置包括输入信号扩展单元和控制单元，其中所述控制单元，与所述输入信号扩展单元相连，用于产生使能信号，输出至所述输入信号扩展单元；所述输入信号扩展单元，用于接收多组待测时钟信号，每组待测时钟信号包含若干路待测时钟信号，所述输入信号扩展单元接收到控制单元的使能信号时输出一组待测时钟信号。进一步地，上述测试转接装置还可具有以下特点，所述装置还包含指示单元，与所述控制单元相连，用于根据控制单元的指示，显示当前进行测试的一组待测时钟信号。进一步地，上述测试转接装置还可具有以下特点，所述控制单元与测试平台相连，接收测试平台的控制信号，根据该控制信号产生使能信号至所述输入信号扩展单元，所述输入信号扩展单元与测试平台的时钟卡相连，接收到所述使能信号时输出一组待测时钟信号至所述时钟卡，由所述测试平台进行时钟信号测试。进一步地，上述测试转接装置还可具有以下特点，所述装置还包含信号转换单元，用于将待测时钟信号与所述输入信号扩展单元的电平进行匹配，和/或，用于将所述输入信号扩展单元输出的信号的电平与所述时钟卡匹配。进一步地，上述测试转接装置还可具有以下特点，所述输入信号扩展单元包含若干片时钟驱动器，每片时钟驱动器输入端接收一组所述待测时钟信号，输出端与所述时钟卡相连，使能端与所述控制单元相连，当使能端的使能信号有效时，输出其输入端接收的一组待测时钟信号，其中，同一时刻只有一个时钟驱动器使能端的使能信号有效。进一步地，上述测试转接装置还可具有以下特点，所述若干片时钟驱动器的输出端的每一路分别并联在一起，形成总线形式接入到所述时钟卡的输入端。进一步地，上述测试转接装置还可具有以下特点，同一片时钟驱动器接收的待测时钟信号其频率和/或电平相同或彼此之间最接近。进一步地，上述测试转接装置还可具有以下特点，每组待测时钟信号包含的待测时钟信号的数量小于等于所述测试平台时钟卡可接入信号数量。本发明还提供一种用于时钟信号测试的测试系统，包含测试平台，所述测试平台包含时钟卡，还包含测试转接装置，所述测试转接装置包含控制单元和输入信号扩展单元，其中所述输入信号扩展单元，与所述测试平台相连，用于接收多组待测时钟信号，每组待测时钟信号包含若干路待测时钟信号，所述输入信号扩展单元接收到控制单元的使能信号时输出一组待测时钟信号至所述时钟卡输入端；所述控制单元，与所述输入信号扩展单元和测试平台相连，用于接收测试平台的控制信号，根据该控制信号产生使能信号至输入信号扩展单元。进一步地，上述测试系统还可具有以下特点，所述测试转4妄装置还包含信号转换单元，与所述输入信号扩展单元相连，用于将待测时钟信号的电平与输入信号扩展单元的电平进行匹配，和/或，与所述输入信号扩展单元和所述时钟卡相连，用于将输入信号扩展单元输出的信号的电平与所述时钟卡的电平进4亍匹配。进一步地，上述测试系统还可具有以下特点，所述测试转4妄装置还包含指示单元，与所述控制单元相连，用于根据控制单元的指示，显示当前进行测试的一组待测时钟信号。进一步地，上述测试系统还可具有以下特点，所述输入信号扩展单元包含多片时钟驱动器，所述时钟驱动器输入端接收一组所述待测时钟信号，输出端与所述时钟卡相连，使能端与所述控制单元相连，当所述使能端的使能信号有效时，输出其输入端接收的一组待测时钟信号至所述时钟卡，其中，同一时刻只有一个时钟驱动器使能端的使能信号有效。本发明有如下技术效果本发明测试转接装置，利用多片时钟驱动器接收待测时钟信号，通过对时钟驱动器进行使能每次对部分待测时钟信号进行测试的方法，可以大量扩展时钟信号的测试资源，而只需少量的测试平台资源。图1为现有技术中针对少量时钟信号的被测对象的测试设备结构示意图2为现有技术中针对大量时钟信号的被测对象的测试设备结构示意图3为本发明针对大量时钟信号的被测对象的测试设备结构示意图；图4为本发明针对大量时钟信号的被测对象的测试设备详细结构示意图5为本发明针对大量时钟信号的被测对象的测试设备示例详细结构示意图。具体实施例方式针对现有测试资源的限制，本发明提出了一种只需少量资源就可以完成大量时钟信号测试的测试转接装置。利用该装置，可以大量扩展时钟信号的测试资源，而只需少量的测试平台资源。本发明的主要思想是，在测试平台上增加一块IO资源卡，同时在测试设备上增加一块测试转接装置，用于对时钟资源进行扩展，如附图3所示，所有被测对象的时钟信号都与该测试转接装置连接，进而连接到测试平台。该测试转接装置可以安装在测试设备合适的位置上，而不占用测试平台的资源空间。下面结合附图4,对本发明所述的用于大量时钟信号扩展测试的测试转接装置作进一步描述。整个测试转接装置的外部接口包括控制接口和时钟信号接口两部分，控制接口接收来自测试平台io卡的信号作为内部控制信号；时钟信号接口一方面以总线的形式与测试平台的时钟卡接口连接(之间可加入信号转换单元)，另一方面与被测系统的时钟信号连接(之间可加入信号转换单元)。整个测试转接装置包含四个部分控制单元、输入信号扩展单元、指示单元、信号转换单元，其中信号转换单元，是一个可选单元，用于完成被测对象的时钟信号与输入信号扩展单元、和/或输入信号扩展单元与测试平台时钟卡接口之间的信号电平的匹配，完成电平转换及驱动等功能，在实际应用中可根据电平的匹配情况进行选用，信号转换单元可能位于被测对象和输入信号扩展单元之间，和/或输入信号扩展单元和测试平台时钟卡之间。有些情况下也可以不用信号转换单元。输入信号扩展单元，一端以总线的形式与测试平台的时钟卡接口连接(或通过信号转换单元与测试平台的时钟卡接口连接)，另一端与被测系统连接，输入被测系统的时钟信号(或通过信号转换单元与测试系统连接)，用于接收多组被测时钟信号，每组被测时钟信号包含若干路被测时钟信号，接收到控制单元的使能信号时输出一组被测时钟信号。输入信号扩展单元的一种实现方式是，由多片时钟驱动器构成输入信号扩展单元，各时钟驱动器的使能端由控制单元译码输出的使能信号来控制。多片时钟驱动器的输入信号是被测对象时钟信号的分组，每片时钟驱动器接收一组时钟信号，多片时钟驱动器的输出信号对应地并联在一起，形成总线的形式，引入到测试平台的时钟卡接口。这样，就可以通过控制时钟驱动器的使能信号，来控制多片时钟驱动器，使其在任意时刻只能有一片时钟驱动器使能，从而只有一组时钟信号有效输出，以达到任意时刻只能有一组被测时钟信号与测试平台时钟信号接口相连的要求。其中，本发明不限定于使能一组时钟信号或一片时钟驱动器进行输出，如果具有多个时钟卡，可以同时使能多片时钟驱动器，接收多组待测时钟信号进行测试。注意时钟驱动器的器件选择时应考虑传输延迟，以匹配被测时钟信号的频率值；被测时钟信号分组时每组信号数量要小于等于测试平台的时钟卡接口可接入的信号数量；在同一片驱动器上连接的时钟信号尽量保证频率相同，如果不同，相邻信号管脚之间要用地线隔离，以免干扰。控制单元，与测试平台、输入信号扩展单元和指示单元相连，其输入端引入一组测试平台的IO信号，根据该IO信号在输出端输出控制/使能信号，并输出该控制/使能信号至输入信号扩展单元，来控制输入信号扩展单元，从而控制被测系统时钟信号与测试平台时钟卡接口之间的连接；控制单元同时还控制指示单元，来显示当前的连接状态。控制单元通过控制接口接收来自测试平台10卡的选路/控制信号，并进行译码，产生相应的控制/使能信号，这些控制/使能信号送到输入信号扩展单元，用于从被测对象输出的多组时钟信号中选取一组送到测试平台的时钟卡接口总线；同时控制单元根据当前的译码状态，控制指示单元显示出当前是哪一组;陂测时钟信号正在进行测试。指示单元，也是一个可选单元，用于根据控制单元的指示，显示当前的连接状态，显示当前哪一组被测时钟信号正在进行测试。也可以不4吏用指示单元。因此，测试系统的测试平台，除了必需的时钟卡之外，只需给测试转接装置提供少量的IO信号，IO信号同测试转接装置的控制单元相连接，控制单元通过译码产生控制/使能信号，利用控制/使能信号就可以把输入信号扩展单元的接口在各待测时钟信号分组间进行切换。下面结合附图5的示例更详细地叙述一下利用该测试转4妄装置扩展时钟资源、实现大量时钟信号测试的具体过程。利用本发明进行测试时，首先需要建立测试环境，具体包含110,对^C测信号进行分组；首先要熟悉被测对象，整理出需要进行测试的时钟信号，确定时钟信号的电平属性，对被测时钟信号进行分组，比如根据被测时钟信号的频率、和/或电平属性进行分组；在本实例中，测试平台的时钟卡接口为8路LVDS(低电压差分信号)时钟接口，所以被测时钟信号分组时应该满足每组时钟信号数量要小于等于8,并且尽量保证同组时钟信号频率相同、电平属性相同。120,确定信号转换单元；如果被测时钟信号的电平属性与输入信号扩展单元能够处理的电平属性不符合，则需要通过电平转换器件将被测时钟信号转成相应的电平，即需要加入信号转换单元。在本实例中，如某几组被测时钟信号是LVDS电平，而输入信号扩展单元采用的8位总线驱动器处理的是TTL(晶体管-晶体管逻辑电平)电平形式，则需要先将被测时钟信号的LVDS电平转为TTL电平，这就是图中的信号转换单元的功用。130,将符合输入信号扩展单元电平属性的各组时钟信号引入到输入信号扩展单元中的各片时钟驱动器的输入端；注意在同一片时钟驱动器上连接的被测时钟信号要尽量保证频率相同；如果频率不同，相邻信号管脚之间要用地线隔离，以免干扰。输入信号扩展单元中各片时钟驱动器输出端相对应的每一路时钟信号分别并联在一起，例如第1片的第1路、第2片的第l路.......第n片的第1路连在一起；第1片的第2路、第2片的第2路.......第n片的第2路连在一起；……；第1片的第8路、第2片的第8路.......第n片的第8路连在一起，这样就形成了总线形式，该由8路时钟信号组成的总线接入测试平台的时钟卡接cr。在接入测试平台的时钟卡接口之前，如果该总线与时钟卡4妄口电平属性不一致的话，还需要用电平转换器件转换一次，即再加一个信号转换单元。140,根据被测时钟信号分组的数量，决定控制单元地址i奪码信号的规模大小。地址译码的实现非常灵活，可以用可编程器件来实现，也可以用各种嵌入式的CPU(中央处理器)来实现，甚至对于比较简单的地址译码也可以用各种译码芯片直接实现。在附图5的示例方案中共用了4根I0信号线，其中I03译码输出使能信号，IO<2..0>(ICKn..O表示从IOn到IOO，以下类同)作为3根地址线可以译码产生8个地址，又根据测试时钟信号总线的宽度为8位，则扩展后可以测试的实际时钟信号线的最大数量为64根(8x8=64)。地址译码器产生的8个地址有效信号与译码输出使能信号相与后输出，连至输入信号扩展单元的各片总线驱动器的使能端OE,这样就可以保证在某一时^f美，接入测试平台的时钟卡的只有其中一组#1测时钟信号，或者全部为高阻(103为0时)。以上即为控制单元的构成。10信号在引入到控制单元时，如果必要的话，也可以加总线驱动器进行驱动和隔离。对于IO信号线的数量并不限于4根，可根据被测时钟信号分组的数量作相应的调整。150,确定指示单元；指示单元也可以用多种方式来实现，指示当前正在测试的时钟信号组。在附图5的示例方案中使用了指示灯来构成指示单元，直接用地址线10<2..0>来驱动。160,进行硬件设计、实现。根据前面几步所确定的一些资源需求，选取具体的实现方案，进行硬件设计、调试等，建立起实际的测试环境。当然不用每次测试时都进行上述硬件设计，可以使用预先设计好测试转接装置，对待测时钟信号进行分组，再接入该测试转接装置即可。在实际的测试环境建立后，就可以开始进行时钟信号的测试。具体的测试过程结合附图5简述如下对于被测对象输出的时钟信号，当要测试某一组时钟信号时，首先由测试平台上的IO卡向控制单元写入该组时钟信号对应的地址(向10<2..0>写入)，使能信号有效(将I03信号状态置"1"),此时经过控制单元中逻辑单元的译码以及使能信号的共同作用，该组时钟信号对应的选通信号有效，该组时钟信号^皮选中进入测试转接装置的内部时钟总线(CCLK<8..1〉)，再经过信号转换单元的驱动后送给时钟卡，由时钟卡读出该组时钟信号的频率值进行判断及上报，在读完该组时钟信号频率后将使能信号置为无效(将103信号状态清"0")。从以上可以看出，当控制单元接收到一个有效地址并且使能信号有效时，控制单元会输出一个选通信号，该选通信号将使能输入信号扩展单元中与其相连接的那一个时钟信号分组。以附图5的示例方案为例，々I设;波测对象的时钟信号有48路TCLK<48..1>，地址分配表如下所示表1;也址分配表<table>tableseeoriginaldocumentpage12</column></row><table>对于被测对象有64路待测时钟信号的情况，三个指示灯不足以显示出所有的待测时钟组，比如，当10<3..0>输出的代码为1000时，指示灯显示状态是"灭、灭、灭"，跟"Oxxx"时显示状态一样，这时候就需要增加一个指示灯，且该指示灯通过I03来控制。此时，"1000"对应的指示灯状态为"亮、灭、灭、灭"，"0xxx"对应的指示灯状态为"灭、灭、灭、灭"。以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换的，均应涵盖在本发明的权利要求的保护范围当中。权利要求1、一种用于时钟信号扩展测试的测试转接装置，其特征在于，该测试转接装置包括输入信号扩展单元和控制单元，其中所述控制单元，与所述输入信号扩展单元相连，用于产生使能信号，输出至所述输入信号扩展单元；所述输入信号扩展单元，用于接收多组待测时钟信号，每组待测时钟信号包含若干路待测时钟信号，所述输入信号扩展单元接收到控制单元的使能信号时输出一组待测时钟信号。2、如权利要求1所述的测试转接装置，其特征在于，所述装置还包含指示单元，与所述控制单元相连，用于根据控制单元的指示，显示当前进行测试的一组待测时钟信号。3、如权利要求1所述的测试转接装置，其特征在于，所述控制单元与测试平台相连，接收测试平台的控制信号，根据该控制信号产生使能信号至所述输入信号扩展单元，所述输入信号扩展单元与测试平台的时钟卡相连，接收到所述使能信号时输出一组待测时钟信号至所述时钟卡，由所述测试平台进行时钟信号测试。4、如权利要求1或3所述的测试转接装置，其特征在于，所述装置还包含信号转换单元，用于将待测时钟信号与所述输入信号扩展单元的电平进行匹配，和/或，用于将所述输入信号扩展单元输出的信号的电平与所述时钟卡匹配。5、如权利要求1所述的测试转接装置，其特征在于，所述输入信号扩展单元包含若干片时钟驱动器，每片时钟驱动器输入端接收一组所述待测时钟信号，输出端与所述时钟卡相连，使能端与所述控制单元相连，当使能端的使能信号有效时，输出其输入端接收的一组待测时钟信号，其中，同一时刻只有一个时钟驱动器使能端的使能信号有效。6、如权利要求5所述的测试转接装置，其特征在于，所述若干片时钟驱动器的输出端的每一路分别并联在一起，形成总线形式接入到所述时钟卡的丰餘入端。7、如权利要求1或5所述的测试转接装置，其特征在于，同一片时钟驱动器接收的待测时钟信号其频率和/或电平相同或彼此之间最接近。8、如权利要求3所述的测试转接装置，其特征在于，每组待测时钟信号包含的待测时钟信号的数量小于等于所述测试平台时钟卡可接入信号数量。9、一种用于时钟信号测试的测试系统，包含测试平台，所述测试平台包含时钟卡，其特征在于，还包含测试转接装置，所述测试转接装置包含控制单元和输入信号扩展单元，其中所述输入信号扩展单元，与所述测试平台相连，用于接收多组待测时钟信号，每组待测时钟信号包含若干路待测时钟信号，所述输入信号扩展单元接收到控制单元的使能信号时输出一组待测时钟信号至所述时钟卡输入端；所述控制单元，与所述输入信号扩展单元和测试平台相连，用于接收测试平台的控制信号，根据该控制信号产生使能信号至输入信号扩展单元。10、如权利要求9所述的测试系统，其特征在于，所述测试转接装置还包含信号转换单元，与所述输入信号扩展单元相连，用于将^f寺测时钟信号的电平与输入信号扩展单元的电平进行匹配，和/或，与所述输入信号扩展单元和所述时钟卡相连，用于将输入信号扩展单元输出的信号的电平与所述时钟卡的电平进行匹配。11、如权利要求9所述的测试系统，其特征在于，所述测试转接装置还包含指示单元，与所述控制单元相连，用于根据控制单元的指示，显示当前进4于测试的一组4寺测时4中信号。12、如权利要求9所述的测试系统，其特征在于，所述输入信号扩展单元包含多片时钟驱动器，所述时钟驱动器输入端接收一组所述待测时钟信号，输出端与所述时钟卡相连，使能端与所述控制单元相连，当所述使能端的使能信号有效时，输出其输入端接收的一组待测时钟信号至所述时钟卡，其中，同一时刻只有一个时钟驱动器使能端的使能信号有效。全文摘要本发明提供一种用于时钟信号测试的测试系统，包含测试平台，其中测试平台包含时钟卡，还包含测试转接装置，该测试转接装置包含控制单元和输入信号扩展单元，其中控制单元与输入信号扩展单元和测试平台相连，用于接收测试平台的控制信号，根据该控制信号产生使能信号至输入信号扩展单元，输入信号扩展单元与测试平台相连，用于接收多组待测时钟信号，每组待测时钟信号包含若干路待测时钟信号，输入信号扩展单元接收到控制单元的使能信号时输出一组待测时钟信号至时钟卡进行时钟信号测试。本发明还提出一种测试转接装置。本发明所述的测试系统，可以大量扩展时钟信号的测试资源，而只需少量的测试平台资源，从而可以对大量时钟信号进行测试。文档编号H04B17/00GK101567809SQ20081008926公开日2009年10月28日申请日期2008年4月25日优先权日2008年4月25日发明者吴德荣,王吓弟,星范,伟葛,陈大新申请人:中兴通讯股份有限公司