一种LTE‑APro的OFDM调制装置及方法与流程

本发明属于通信领域，具体涉及一种lte-apro的ofdm调制装置及方法。

背景技术：

伴随着3gpp技术标准的不断演进，其代表性技术已经由以ofdm、mimo、帧结构和单双流波束赋形为特征的lte标准(release8/9)，发展到了以2～3载波聚合、256qam和tm9/tm10为特征的lte-advanced(简称lte-a)标准(release10/11/12)，再到最新的以3d/fd-mimo、mca、dc、nbiot、laa、prose、v2x为代表的lte-advancedpro(简称lte-apro)标准(release13/14)。

lte-advancedpro(4.5g通信)网络很快将会在现网中得到商用部署(2017年底)，其将具备与现有lte移动通信网络及用户终端设备的后向兼容性，并将于2018年得到规模化商用部署。与之成鲜明对比的是未来的5g(第五代移动通信)网络的部署将会采取全新型、非后向兼容的无线技术，将于2017年左右开始进入场测阶段，并将于2020年得到初步的商用部署。lte移动通信将会演进至形成未来5g移动通信系统的一大组成部分，并以新的、非后向兼容的空口来更好地服务于各种新兴的应用场景及使用案例。

移动通信国际标准组织3gpp有望对lte-advancedpro与未来5g网络之间的紧密互操作/互联互通(相比此前任何技术系统间的互操作均要紧密)进行定义。其中一个发展方向是发生于lte与5g无线接入网络之间的“双连接”。未来5g的第一部署阶段将会基于lte移动通信网络(从控制面的角度来看)——广大用户的移动通信终端设备将会同时连接至lte无线接入网以及5g无线接入网络(采取lte双连接功能模块)。

技术实现要素：

针对现有技术中存在的上述技术问题，本发明提出了基于fpga下行物理信道方面一种lte-apro的ofdm调制装置及方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种lte-apro的ofdm调制装置，包括基于dsp处理的3gppts36.211/2协议设计模块、基于fpga处理的3gppts36.211协议设计模块以及辅助触发同步信号的rapidio接口设计模块；

基于dsp处理的3gppts36.211/2协议设计模块、辅助触发同步信号的rapidio接口设计模块、基于fpga处理的3gppts36.211协议设计模块通过线路依次连接；

辅助触发同步信号的rapidio接口设计模块，包括位于dsp平台上的lte-advancedpro数据发送部分和位于fpga平台上的lte-advancedpro数据接收部分。

此外，本发明还提到一种lte-advancedpro的ofdm调制方法，该方法采用如上所述的一种lte-apro的ofdm调制装置，包括如下步骤：

步骤1：基于dsp处理的3gppts36.211/2协议设计；具体包括如下步骤：

步骤1.1：dsp中内核1的mac传输块经过编码形成码字；

步骤1.2：码字经过扰码形成码片；

步骤1.3：码片经过调制映射形成符号；

步骤1.4：符号经过层映射形成层符号；

步骤1.5：层符号经过预编码形成端口符号；

步骤1.6：端口符号经过资源映射形成子载波符号；

步骤1.7：子载波符号暂存在dsp的外部存储器ddr中，并在ddr中开辟用于进行数据乒乓切换的缓冲区；

步骤1.8：dsp中的内核2根据外部触发同步信号搜寻到帧头位置；

步骤1.9：对ddr进行乒乓读数；

步骤1.10：交替进行取数据、发送给rapidio函数接口并把内核1中的数据写入ddr中；

步骤2：基于fpga处理的3gppts36.211协议设计；具体包括如下步骤：

步骤2.1：fpga从内部rapidio接口接收dsp发过来的频域lte-advancedpro信号，并将此信号拆解分成多路lte-advancedpro频域单载波信号；

步骤2.2：通过ifft信号链路控制逻辑电路对每一路lte-advancedpro频域单载波信号均进行ifft处理，得到时域子载波符号；

步骤2.3：对时域子载波符号进行加cp处理，形成多路lte-advancedpro时域基带ofdm调制信号；

步骤2.4：通过数字滤波插值控制逻辑电路对每路lte-advancedpro时域基带ofdm调制信号单独进行数据插值和滤波处理；

步骤2.5：通过数字上变频控制逻辑电路对基带ofdm调制信号进行数字上变频处理；

步骤2.6：通过d/a转换电路转换成lte-advancedpro模拟信号；

步骤3：辅助触发同步信号的rapidio接口设计；具体包括如下步骤：

步骤3.1：在dsp平台中，dsp的内核2根据fpga发送的辅助触发同步信号搜寻帧头位置；

步骤3.2：搜寻到帧头位置后，对外部ddr进行乒乓切换，将内核1数据写入ddr，同时利用间隙时分将数据取出来送给rapidio写函数，使底层dsp的rapidio驱动全速率发送数据发送给rapidio函数接口，发送完1ms后，等待下一次发包帧头控制的触发信号；

步骤3.3：循环执行步骤3.1-步骤3.2，按照辅助触发同步信号的周期性执行，永不停止；

步骤3.4：在fpga平台中，设计一个10ms定时器，产生周期为10ms的触发高电平脉冲信号，根据10ms定时信号，进行接口寄存器复位；

步骤3.5：设计接口应用层数据接收状态机；

步骤3.6：将dsp数据包保存到双口ram中，同时双口ram进行数据位宽的64bit到32bit的转换；

步骤3.7：根据双口ram控制逻辑电路，将多载波混合数据进行拆分，还原出发送端原有的多路lte-advancedpro频域单载波信号；

步骤3.8：通过ifft信号链路控制逻辑电路对每一路lte-advancedpro频域单载波信号均进行ifft处理。

本发明所带来的有益技术效果：

实现了灵活、动态、可实时加载的lte-advancedpro基带信号合成的需求；可高效地支持3d/fd-mimo、massiveca等lte-advancedpro信号的实时合成处理。

附图说明

图1为本发明一种lte-advancedpro调制装置的原理图。

图2为dsp基带3gppts36.211/2协议模块的原理图。

图3为fpga基带3gppts36.211协议模块的原理图。

图4为辅助触发同步的基带信号rapidio接口模块的原理图。

具体实施方式

下面结合附图以及具体实施方式对本发明作进一步详细说明：

本发明主要涉及lte-advancedpro标准信号的调制与编码、基带并行处理、发送与生成以及基带信号接口等方面，主要组成如下：(1)基于dsp处理的3gppts36.211/2协议设计模块，(2)基于fpga处理的3gppts36.211协议设计模块，(3)辅助触发同步信号的rapidio接口设计模块，以及相关的配套的上位机软件、显示、电源等，基于fpga的lte-advancedpro下行物理信道ofdm调制装置的原理如图1所示。

本发明的“dsp基带3gppts36.211/2协议模块”原理如下：首先，dsp中内核1主要负责以下工作，数据源为mac传输块(也可以是伪随机序列)，2路传输块需要经过编码(一般是turbo码或咬尾卷积码)，再经加扰码、调制(qpsk/16qam/64qam/256qam)、数据分层(串行数据流变为并行数据流)、预编码矩阵运算(根据传输模式选择是mimo空分复用还是波束赋型)、最后进行资源映射，最终结果先暂存在dsp外部存储器ddr中，同时，在ddr中开辟缓冲区用于数据乒乓切换。其次，dsp中内核2主要负责以下工作，根据外部触发同步信号搜寻到帧头位置，对ddr进行乒乓读写，交替进行取数据、发送给rapidio函数接口和把内核1数据写入ddr中。原理如图2所示。

本发明的“fpga基带3gppts36.211协议模块”原理如下：首先，fpga从内部rapidio接口接收dsp发过来的频域lte-advancedpro信号，并且把信号进行拆解分成多路lte-advancedpro频域单载波信号，每一路均进行流水线ifft处理同时进行加cp之后形成多路时域lte-advancedpro单载波信号，在进行ifft处理时其start信号并非一致有效，需要根据“ifft信号控制逻辑电路”的时序进行工作，即严格定义1ms中14个lte-advancedpro符号对应位置。其次，每路lte-advancedpro信号需要单独进行采样率转换，由30.72mhz提高到307.2mhz，最后经过数字上变频逻辑输出614.4mhz数据速率给外部d/a进行数模转，最终成为153.6mhz载波的单路lte-advancedpro模拟信号，后续还要进行射频变换，本振频率切换等合成带载波聚合的lte-advancedpro射频信号。原理如图3所示。

本发明的“辅助触发同步的基带信号rapidio接口模块”原理如下：首先，该模块在物理上分成两部分，lte-advancedpro数据发送部分位于dsp平台，lte-advancedpro数据接收部分位于fpga平台。在dsp平台中，程序首先根据fpga发过来的触发同步信号进行判断，搜索到帧头位置后，dsp内核2一边对外部ddr进行乒乓切换，把数据写入ddr，同时利用间隙时分复用地进行数据取出来送给rapidio写函数，让底层dsp的rapidio驱动全速率发送数据，发送完1ms后，等待下一次发包帧头控制的触发信号，进行循环操作确保fpga侧数据流水线处理。在fpga平台中，首先需要根据10ms定时信号，进行接口寄存器复位，其次，需要设计接口应用层数据接收状态机，确保dsp数据包到来随时被侦听到，并把数据保存到双口ram中，同时双口ram进行数据位宽的64bit到32bit转换，再根据双口ram控制逻辑，把多载波混合数据进行拆分，还原出发送端原有的多载波频域lte-advancedpro数据，最后把数据交给ifft处理。原理如图4所示。

当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。