个个别ADC组件的范例，因整个十位内存写入至该像素数据重设锁存器212需39个周期时间，系统200需一长处理时间。
[0021]图3说明在内存读取和内存写入之间于一影像传感器内执行数字⑶S的一系统300实施例。系统300至少说明在该先前技术(譬如上述的图1和图2)内两重大问题。第一，该DCDS组件所消耗「不动产」(譬如实体面积)的重要性。现代成像应用如智能型手机、汽车等具有严格尺寸限制。因此，基于SRAM内存较DRAM大上许多，SRAM通常不适合使用。第二，当使用DRAM内存时，该ADC级(即ADC级308)通常较该DRAM内存的读/写限制高出许多的频率来输出数据。因此，暂存锁存器(即锁存器212、214)在写入内存前是用于一等待级。然而，这些暂时锁存器再一次于该成像装置内使用珍贵的不动产。因此，存在一需求以平衡DCDS组件的实体存在以及该ADC级和内存的操作频率。系统300至少说明该需求。
[0022]系统300包括影像传感器303的一阵列302，列向选择逻辑304，行向选择逻辑306和模拟对数字转换器(ADC)级308。列向和行向选择逻辑304、306相似于图1和2的个别列向和行向选择逻辑104、204、106、206并且操控在阵列302内每一像素303的曝光以产生每一像素的原始模拟影像数据307。单一 ADC级308于该图解实施例所示。在其他实施例中，多个ADC级在系统300中用以读取该整个像素303的阵列302。
[0023]系统300更包括内存310。在一首选实施例中，内存310为DRAM内存。由上述讨论，DRAM内存较其他类型内存如SRAM便宜许多。然而，DRAM内存具有读/写限制如数据写入或读取该内存的速度。系统300更包括LSB影像数据锁存器312、重设LSB数据锁存器314、全数据锁存器316和重设全数据锁存器318，每一数据锁存器于下方更细节讨论。根据从ADC级308而来的可写输出315，锁存器选取320在锁存器312、314、316、318的每一者和内存310内，透过可写讯号317来操控储存。此法可写入多个位锁存器。譬如，当ADCS308的所有39个ADC输出相同值时，所有39个ADC的输出同时锁存。
[0024]影像数据流程:
[0025]将每一像素的原始模拟影像数据307转换成数字像素数据309，该数字影像数据报括透过ADC级308的复数个最高有效位(MSB) 311和最低有效位(LSB)313的一或多者。图4说明透过具有十位数据大小的图3的ADC级308以产生示范性数字像素数据309，该十位包括八个MSB 311和二个LSB 313。应当理解尽管数字像素数据400如图所示具有八个MSB和二个LSB，MSB对LSB的不同比例并不改变本专利的范围。
[0026]参照回图3，系统300采用该概念:在数字像素数据309内，MSB值311 (譬如二位值0或1)以较LSB值313低出许多的频率改变。在一操作范例中，MSB值311以50MHz或低于50MHz频率改变，但是LSB值313以200MHz或低于200MHz频率改变。譬如，LSB值313可与从ADC级308而来的每一输出讯号一起改变。由于该像素所产生强度值通常无法从ADC到ADC快速改变，MSB以较慢速率改变。
[0027]MSB 311可直接存入内存310。因MSB 311以50MHz或低于50MHz频率改变，此改变是能直接存入DRAM内存310，该内存具有100MHz或低于100MHz的一读/写能力。于是，在LSB 313和MSB 311内的位数量是由内存310的读/写速度决定。在任何案件中，该MSB 311应当以低于内存310读/写速度的速率改变。图5说明一示范图500以显示MSB311和LSB 313两者的值改变。MSB值311以⑴低于该LSB 313的速率和(ii)低于内存310读/写能力的速率改变。然而，LSB值通常以高于内存310读/写能力的速率改变。因此，MSB 311可直接存入内存310，但是LSB 313必须存入暂存锁存器内以补偿其快速改变。MSB 311对LSB 313的比例可预定并且静止在系统300内。另一方面，MSB 311对LSB 313的比例可构型以使其能根据影像场景动态改变。
[0028]LSB 313储存于LSB数据锁存器312内。由于一般暂时数据锁存器必须储存所有该影像数据的位；但是LSB数据锁存器312仅需储存该LSB 313，LSB数据锁存器312使用较一般暂时数据锁存器少许多的实体面积。譬如，当ADC级308由39个个别ADC所组成，在LSB数据313内一共有两LSB，LSB数据锁存器仅需是39x2。
[0029]储存于LSB数据锁存器312内的一部分LSB数据313接着与该MSB数据311结合成全数据锁存器316。譬如，MSB数字像素数据311从内存310取出并结合于全数据锁存器316内。图6更详尽说明LSB数据锁存器312和全数据锁存器316的关系600。在关系600内，LSB数据锁存器312具有一 AxB大小以及全数据锁存器316具有一 CxD大小。A、B、C和D具有以下限制:
[0030].A加C等于在ADC级308内的ADC总数量。譬如，当在ADC级308内具有39个ADC，A可能是35以及C可能是4。
[0031].B等于LSB数据313内的LSB位数。譬如，LSB数据可能是数字像素数据309反射码值的两位。
[0032].D等于数字像素数据309内的位总数量(即MSB数据311数量加LSB数据313
数量)。
[0033]由上述讨论，LSB数据313储存于暂时LSB数据锁存器312，LSB数据613对应于为DCDS而进行处理的该数字像素影像数据307的一选定组，该LSB数据接着转移至全数据锁存器316并且与从内存310而来的MSB数据结合以成为再结合数字像素影像数据。于是，再结合数字像素影像数据由MSB和LSB组成，该MSB和LSB在该影像阵列内对一特定像素彼此相关。关系600相似于重设LSB锁存器314和重设全数据锁存器318，将由下更细节讨论。
[0034]在一替代实施例中，一部份数字像素数据309直接存入整个数据锁存器316。譬如，当全数据锁存器316由锁存器的一 4x 10阵列所组成，在ADC级308内最先(或最后)四个ADC的输出直接存入全数据锁存器。换言之，一部份该像素数据309的MSB 311和LSB313两者直接存入全数据锁存器316。该像素数据309的剩余部分根据上述(即MSB直接存入内存310、LSB储存于LSB数据锁存器312、该MSB和LSB再结合于全数据锁存器314)予以储存。类似操作发生于重设数据339。
[0035]重设数据流程:
[0036]参照回图3，ADC级308更输出重设数据339。重设数据339包括在阵列302内每一 ADC对一特定像素或行输出该重设值。重设数据339是以类似方式处理成影像数据309。
[0037]重设数据339分为重设MSB 341和重设LSB 343。重设MSB 341以低于该内存310读/写能力的频率改变。譬如，重设MSB 341以低于50MHz的速率改变。因此，重设MSB341直接存入内存310。重设LSB 343以高于内存310读/写能力的频率改变。譬如，重设LSB 343以0-200MHZ的速率改变。因此，重设LSB 343必须储存于暂时重设LSB数据锁存器314内。重设MSB 341对重设LSB 343的比例与重设MSB 311对重设LSB 313的比例是相同的。
[0038]—部份重设LSB 343接着从重设数据锁存器314转移至重设结合数据锁存器318并且与从内存310而来的相对应重设MSB 343结合。重设LSB锁存器314和重设结合数据锁存器318个别具有相对于LSB数据锁存器312和结合数据锁存器316的上述相同关系600。
[0039]DCDS 级:
[0040]系统300更包括⑶S级322，譬如一减法器，该级计算从全数据锁存器316而来的该重设值和全数据差异以制造储存于内存310的相关双倍取样影像数据319。相关双倍取样必须在整个数据执行，此乃说明该影像数据309和重设数据339两者的MSB和LSB必须个别再结合于结合影像锁存器316和结合重设数据锁存器318。而且，参照于关系600，「D」变量定义出现的再结合数据组数。譬如，当D等于4，那么在ADC级308内会有从4ADC而来的4组再结合数据。
[0041]图7以