专利名称：印刷电路板的薄膜电阻体元件及其形成方法
技术领域：
本发明涉及印刷电路板的薄膜电阻体元件的形成方法和薄膜电阻体元件。
一般地，要求各种电子设备中使用的印刷电路板更小型化和轻量化，其中，怎样装入电阻体从而既维持其电阻值的精度又满足小型化的要求是很重要的。作为形成这样的电阻体方法的一例，例如，在使用陶瓷基板作为印刷电路板的情况下，一般广泛地采用通过印刷法在该陶瓷基板表面的布线上涂敷电阻膏，并形成电阻体的方法。将通过该印刷法形成的电阻体称为印刷电阻体。
下面，参照
图10来说明这种印刷电阻体的制造方法。在图10中，2是陶瓷基板，其表面为绝缘层(绝缘状态)。首先，通过印刷法在该陶瓷基板2上涂敷由Ag-Pd膏等组成的导电膏，形成仅隔开规定间隔的导电层焊盘4(图10(A))。
接着，通过印刷法来涂敷电阻膏，使得该电阻膏可连结在上述隔开的导电层焊盘4之间，从而形成印刷电阻体6。
但是，上述印刷电阻体6的电阻值取决于上述电阻膏的涂敷形成尺寸，即电阻长度L、电阻宽度W(图中未示出)、膜厚t。这样，由于因印刷电阻体6的尺寸大小而致使电阻值变化，所以存在下面的问题。
首先，在丝网印刷上述导电膏和电阻膏时，难免要发生二次渗透、印刷偏差等，印刷电阻体6的电阻值会有差别的问题。
此外，尤其是上述电阻膏的膜厚因难以控制橡皮滚压力、橡皮滚角度等印刷条件及电阻膏的粘度等而差异大，其结果，有进一步加大了印刷电阻体6的电阻值的差异的问题。
此外，在导电层焊盘4的材料是铜的情况下，难以获得与该导电层焊盘的欧姆接触，由于在导电层焊盘4的接点部可能存在多余的电阻，所以在印刷电阻体6形成之后，存在难以获得设计值所要求的电阻值的问题。
因此，该电阻值相对于设定值一般有±30％左右的偏差，所以存在必须在最终阶段通过修整等来调整电阻值的缺点。
本发明是着眼于解决以上那样的问题而提出的，其目的在于提供印刷电路板的薄膜电阻体的形成方法和薄膜电阻体，可以形成高精度地控制尺寸和厚度的薄膜电阻体。
根据本发明的第一方面，在印刷电路板的薄膜电阻体元件的形成方法中，包括以下步骤薄膜电阻层形成步骤，通过用于所述印刷电路板上的绝缘层上的半导体处理等的干式处理来形成规定厚度的薄膜电阻层；导电层形成步骤，在所述薄膜电阻层上形成导电层；以及薄膜电阻休形成步骤，通过有选择地腐蚀所述导电层来形成至少两个导电层焊盘，从而在所述导电层焊盘之间形成规定电阻值的薄膜电阻体。
由此，可以形成膜厚精度高的薄膜电阻层，而且通过光刻法来形成导电层焊盘，所以其平面尺寸精度也高，结果，可以抑制薄膜电阻体的电阻值的偏差，可以高精度控制该电阻值。
在这种情况下，如第二方面规定的那样，最好在核心材料上依次层叠绝缘层和图形化的导电层的复合基板或复合多层基板的形成时，来形成所述薄膜电阻体。
本发明的第三方面是规定通过本发明的上述第一方面的方法所制造的薄膜电阻体，即在印刷电路板上的薄膜电阻体元件包括通过用于所述印刷电路板上的绝缘层上的半导体处理等的干式处理所形成的规定厚度的薄膜电阻层；以及为了形成所述薄膜电阻体而在所述薄膜电阻层上隔开形成的至少两个导电层焊盘。
在这种情况下，如本发明第四方面那样，当所述薄膜电阻体是被设置在内层的薄膜电阻体的情况下，最好在该薄膜电阻体的上部或其附近的导电层上部的绝缘层上形成散热用的凹部。由此，可以提高对薄膜电阻体所产生的热的散热性。
图1是表示本发明的薄膜电阻体元件的第一实施例的透视图。
图2是表示本发明的薄膜电阻体元件的第二实施例的透视图。
图3是表示本发明的薄膜电阻体元件的第三实施例的剖视图。
图4是表示薄膜电阻体元件的制造方法的工序图。
图5是说明本发明的变形例的说明图。
图6是表示具有散热的凹部的薄膜电阻体元件的剖视图。
图7是表示具有散热的凹部的另一薄膜电阻体元件的剖视图。
图8是表示具有散热的凹部的又一薄膜电阻体元件的剖视图。
图9是表示在内层电路图形之间形成薄膜电阻体的情况的剖视图。
图10是表示现有的印刷电阻体的制造方法的工序图。
以下，参照附图详细说明本发明的印刷电路板的一实施例。
图1是表示本发明的薄膜电阻体元件的第一实施例的透视图，图2是表示本发明的薄膜电阻体元件的第二实施例的透视图，图3是表示本发明的薄膜电阻体元件的第三实施例的剖视图。
本发明采用与使用丝网印刷方法的现有方法完全不同的方法来形成薄膜电阻体。如图1(A)所示，将该薄膜电阻体元件10形成在位于印刷电路板12的表面的绝缘层14上。在这种情况下，该绝缘层14可以是印刷电路板12自身的表面绝缘层，也可以是在印刷电路板12上遍及多层进行多种成膜后的绝缘层，无论哪种绝缘层都适用。
上述薄膜电阻体元件10主要由在该绝缘层14的上面按图示例规定的厚度t例如长方形形状构图形成的薄膜电阻体16；以及在该薄膜电阻体16的两端部上所形成的例如由Cu构成的一对导电层焊盘18来构成。该薄膜电阻体元件10的电阻值取决于薄膜电阻体16的厚度t和图形大小，更详细地说，取决于电阻宽度W和电阻长度L(一对导电层焊盘18的相对面间的距离)。
在形成上述薄膜电阻体16时，使用在半导体处理等中使用的干式处理。在通过该干式处理的成膜方法中，有溅射法、离子镀法、蒸镀法、CVD法等。通过干式处理成膜的优点在于，与以往使用的丝网印刷法相比，由于膜厚容易控制，所以可以高精度形成规定的膜厚。此外，在干式处理中，在构图方法上可采用光刻法，该方法与丝网印刷法相比，图形精度高。
此外，在形成一对导电层焊盘18时，在整个表面上形成导电层，通过有选择地仅腐蚀该导电层(残留薄膜电阻体16，仅腐蚀导电层)，并且仅腐蚀到规定尺寸(电阻长度L×电阻宽度W)，使下层的薄膜电阻体16的层露出而形成薄膜电阻体16，由此可以设定任意的电阻值。
由以上可知，通过干式处理可以形成比丝网印刷法精度高的薄膜电阻体16。
再有，上述薄膜电阻体16等也可以利用用于获得绝缘层(例如树脂)和形成导电层焊盘18的导电层(例如Cu)的粘结性的接触层来形成。
尽管如在先申请(特愿平11-95469号)中所说明的那样，但因精细图形化使导电层和绝缘层的粘结性下降，在现有的表面处理方法中不能获得充分的粘结性，所以本申请人提出在绝缘层和导电层之间通过干式处理来形成接触层。对该接触层实施构图，以此作为薄膜电阻体16。作为该薄膜电阻体16的材料，可以采用Ni、Ni-Cr、Ni-Cu等各种电阻材料。
这样，图1(A)所示的第一实施例的薄膜电阻体元件10表示基本模型，图1(B)所示的薄膜电阻体元件10A表示例如改变薄膜电阻体16的宽度W2的实施例。图2所示的第二实施例表示将中央的导电层焊盘18A作为共用焊盘，并将例如图1(A)所示形状的薄膜电阻体元件10和图1(B)所示形状的薄膜电阻体元件10A串联连接的实施例。电阻长度分别表示为L1和L2。
此外，图3所示的第三实施例是例如在核心材料上可依次层积绝缘层和已图形化的导电层来形成的复合(build-up)基板(包括复合多层基板)中采用本发明的实施例。即，下层的薄膜电阻体16A和上层的薄膜电阻体16B通过在其之间插入绝缘层14A来层叠，上述两薄膜电阻体16A、16B的两侧例如分别通过Cu组成的导电层焊盘18B来连接。由此，两薄膜电阻体16A、16B被并联连接。其中，各薄膜电阻体16A、16B的电阻长度分别表示为L3和L4。
下面参照图4说明上述薄膜电阻体元件的制造方法。
其中，作为印刷电路板，以使用例如复合多层基板的核心材料的情况为例来说明。
在图4(A)中，20是由树脂板等构成的核心22的表面上形成铜箔24的核心材料，该铜箔24例如通过光刻进行湿式腐蚀而成为内层图形24A。对该内层图形24A的表面实施黑化处理和软腐蚀等表面处理，通过在其上进行丝网印刷来形成绝缘层14。
然后，通过干式或湿式处理对该绝缘层14实施表面处理(粗糙化或激活处理)。
接着，如图4(B)所示，通过干式处理(例如溅射法)在该绝缘层14上将要成为电阻体的材料(例如，Ni使用99.9％)成膜，淀积规定厚度(例如0.15μm左右)的薄膜电阻层26。此时的成膜条件是例如使用气体为Ar、气体压力为0.4Pa(3mTorr)、DC电源输出为400W、温度为常温。此时，上述溅射法的薄膜电阻层26的膜厚的偏差为±5％左右，与现有的印刷法的电阻膏的膜厚为±20％的偏差相比，膜厚精度明显提高。此外，薄膜电阻层26的图形形成中的尺寸精度为±5％左右。
接着，用该薄膜电阻层26来获得电镀导通，如图4(C)所示，在该薄膜电阻层26上通过电镀来形成例如由Cu构成的导电层28，再通过光刻形成将成为外层的图形。尤其在使用电阻率高的电阻材料的情况下，由于不易获得电镀导通，所以在薄膜电阻层26的形成后，通过用溅射等来形成薄膜Cu层，可以进行镀铜。此时的构图是对导电层28和薄膜电阻层26双方进行腐蚀。例如，在导电层Cu/薄膜电阻层Ni的情况下，如果使用氯化铜溶液，可以同时腐蚀这两层。此外，导电层28和薄膜电阻层26可以根据设计规格来分别进行腐蚀，也可以同时进行腐蚀。
接着，如图4(D)所示，作为用于选择性腐蚀的掩模材料，用丝网印刷来涂敷例如通常作为保护膜使用的光致固态抗蚀剂30，通过进行曝光、显象来形成作为薄膜电阻体的图形。为了与以下步骤的碱腐蚀溶液相对应，该光致固态抗蚀剂30也可以使用具有耐碱性质的抗蚀剂。
接着，如图4(E)所示，以上述光致固态抗蚀剂30作为掩模，仅腐蚀上述导电层28。通常，腐蚀Cu的溶液是酸性溶液，但为了留下底部的薄膜电阻层26而使用碱性溶液，以具有选择性。作为腐蚀液，例如可以使用MELTEX公司(メルテックス社)生产的A处理溶液。此外，腐蚀条件可以按温度=45℃、时间=60秒以喷射方式来进行。其结果，留下将形成导电层28的Cu的掩模，而其余被完全腐蚀掉，使底下的薄膜电阻层26露出表面。用ESCA(ALBUCKPHY公司(ァルバックフフィ社)生产)对露出的薄膜电阻层的表面进行表面分析的结果，与溅射后的表面状态进行比较，在Ni的峰值量上没有差异。此外，测定由Ni组成的薄膜电阻层26的厚度，但与溅射后的没有差异。
接着，通过剥离作为掩模的光致抗蚀剂30，如图4(F)所示，留下的导电层28作为导电层焊盘18露出而形成。此时，光致抗蚀剂30的剥离使用专用液例如日本MCDUMID公司(マクダ-ミッド社)生产的抗蚀剂剥离液-9296(レジストストリッパ-9296)。
这样，通过使用光刻处理等，可以使图4(D)、图4(E)和图4(F)所示的构图的薄膜电阻体16的尺寸精度达到±5％，所以与现有的丝网印刷法的电阻膏的±10％的尺寸精度相比，可以进行高精度尺寸管理。
此外，不限于上述薄膜电阻体16，电阻体由于通电而发热。其发热的程度取决于电流密度、电阻材料、设置状态。例如，与外层电阻体相比，因内层电阻体上下都被绝缘层(树脂)夹着而散热性差，因此，具有因发热而使温度上升变大等特性。也可按下述那样提高薄膜电阻体16的散热性。
首先，与图5(B)所示的具有电阻长度L6的长薄膜电阻体16相比，按图5(A)所示来串联配置具有电阻长度L5的短薄膜电阻体16，就可以施加大的功率。此时，电阻长度L5、L6具有下式所示的关系。
电阻长度L5×n(正整数)=电阻长度L6此外，如图6(A)和图6(B)所示，在薄膜电阻体16被绝缘膜32覆盖成为内层的情况下，在该薄膜电阻体16的上部，或在其附近的导电层(导电层焊盘18)的上部的绝缘层32上，形成作为散热用的凹部34的孔或沟，也可以有助于散热。在本图示例中，示出在导电层焊盘18的上方的绝缘层32中形成凹部34的情况。此外，在该情况下，如图7(A)和图7(B)所示，在上述散热用的凹部34的内面，设有例如导电性材料组成的热传导层36，也可以有助于提高散热效率。
而且，这种情况下，如图8所示，在所述热传导层36中，通过光刻、激光加工、粗糙化处理等来形成凹凸状的散热片38，增加其表面面积，也可以进一步提高单层散热效率。
此外，这里虽然以在同一平面上形成薄膜电阻体的情况为例进行了说明，但并不限于此，显然，通过在绝缘层中形成的通孔，即使在同一平面上的电路图形之间或不同层的电路图形之间接合薄膜电阻体的情况下，也可以采用本发明。
例如，图9所示的是在内层电路图形之间形成薄膜电阻体情况的剖视图。如图9(A)所示，例如在核心材料20表面的内层电路图形40上形成的绝缘层42上形成通孔44，可使上述内层电路图形40露出，在整个表面上依次层叠薄膜电阻层46和例如由Cu构成的导电层48。
接着，如图9(B)所示，通过将上述导电层48和所述薄膜电阻层46进行一体地腐蚀来进行构图(参照图4(C))。接着，如图9(C)所示，通过有选择地仅构图最上层的Cu导电层48，可使底下的薄膜电阻层46露出表面(参照图4(E)和图4(F))。
这样一来，形成通孔44，在任意的位置可以形成薄膜电阻体。
如以上说明的那样，根据本发明的印刷电路板的薄膜电阻体元件的形成方法和薄膜电阻体元件，可以发挥以下的良好作用效果。
根据本发明的第一至第三方面，可以形成高精度地控制尺寸和厚度的薄膜电阻体，例如，在现有的膏电阻中相对于设定值有±30％左右的偏差，而在本发明的薄膜电阻体中相对于设定值可将偏差抑制到±10％左右。
其结果，可以形成高精度并且欧姆接触良好的薄膜电阻体。
根据本发明的第四方面，通过薄膜电阻体、或其附近的结构设计，可以高效率地散发导通时从薄膜电阻体产生的热。
权利要求
1．一种印刷电路板的电阻体元件的形成方法，其特征在于，该方法中，包括以下各步骤薄膜电阻层形成步骤，通过用于所述印刷电路板上的绝缘层上的半导体处理等的干式处理，来形成规定厚度的薄膜电阻层；导电层形成步骤，在所述薄膜电阻层上形成导电层；以及薄膜电阻体形成步骤，通过有选择地腐蚀所述导电层来形成至少两个导电层焊盘，从而在所述导电层焊盘之间形成规定电阻值的薄膜电阻体。
2．如权利要求1所述的电阻体元件的形成方法，其特征在于，在形成在核心材料上依次层叠绝缘层和图形化的导电层的复合基板或复合多层基板时，形成所述薄膜电阻体。
3．一种印刷电路板的薄膜电阻体元件，其特征在于，该元件包括通过用于印刷电路板上的绝缘层上的半导体处理等的干式处理所形成的规定厚度的薄膜电阻层；以及为了形成所述薄膜电阻体而在所述薄膜电阻层上隔开形成的至少两个导电层焊盘。
4．如权利要求3所述的薄膜电阻体元件，其特征在于，在将所述薄膜电阻体设置在内层的薄膜电阻体的情况下，在该薄膜电阻体的上部或其附近的导电层上部的绝缘层上形成散热用的凹部。
全文摘要
提供可以形成高精度地控制尺寸和厚度的印刷电路板的薄膜电阻体元件10的形成方法。该方法包括以下步骤通过干式处理来形成规定厚度的薄膜电阻层26;在薄膜电阻层上形成导电层28;以及通过有选择地腐蚀所述导电层来形成至少两个导电层焊盘18,从而在所述导电层焊盘之间形成规定电阻值的薄膜电阻体16。由此,可以形成高精度地控制尺寸和厚度的薄膜电阻体。
文档编号H05K1/16GK1315822SQ0110391
公开日2001年10月3日 申请日期2001年2月12日 优先权日2000年3月30日
发明者真道素志, 大摫充, 濑川惠嗣 申请人:日本胜利株式会社