专利名称：放电管点亮装置的制作方法
技术领域：
本发明涉及用于点亮放电管的放电管点亮装置，特别是涉及用于点亮安装 在例如液晶便携设备中的冷阴极灯的放电管点亮装置。
背景技术：
放电管点亮装置归类为应用n型MOSFET作为高压端(high side)开关元 件的那些和应用p型MOSFET作为高压端开关元件的那些。诸如应用冷阴极 灯的笔记本电脑的液晶便携设备，通常使用p型MOSFET作为高压端开关元 件，因为如果使用n型MOSFET作为高压端开关元件，需要采用自举 (bootstrap )电路等驱动n型MOSFET,使驱动电路变得复杂化并增加了成本。 电容增压技术是驱动使用p型MOSFET作为高压端开关元件的放电管点 亮装置的简单例子。该技术的一个例子公开在图1所示的日本未审查专利申请 公开No.2003-164163中。图1中，第一和第二串联电路设置在DC电源Vin 和地极之间。第一串联电路包括p型MOSFET Qpl作为高压端开关元件，以 及n型MOSFETQnl作为低压端开关元件。第二串联电路包括p型MOSFET Qp2作为高压端开关元件，以及n型MOSFET Qn2作为低压端开关元件。在 p型MOSFET Qpl和n型MOSFET Qnl的连冲妄点与p型MOSFET Qp2和n型 MOSFETQn2的连接点之间，连接了串联电路，包括谐振电容器C3和变压器 T的初级线圈P。变压器T的次级线圏S的每一端都连接到电容器C4。
DC电源Vin连接到p型MOSFET Qpl (以下称为p型FET Qpl )的源极 和p型MOSFET Qp2 (以下称为p型FET Qp2 )的源极。在p型FET Qpl的 栅极和源极之间连接了包括二极管Dl和电阻器Rl的并联电路。在p型FET Qp2的栅极和源极之间连接了包括二极管D2和电阻器R2的并联电路。p型 FET Qpl的栅极通过电容器CI连接到控制IC 1的端子PD1。 p型FETQp2的 栅极通过电容器C2连接到控制IC 1的端子PD2。 n型MOSFET Qnl (以下称 为n型FET Qnl)的栅极连接到控制IC 1的端子ND1 。 n型MOSFET Qn2 (以下称为n型FET Qn2 )的栅极连接到控制IC 1的端子ND2。
控制IC1 (或者分立电路)包括调节器ll,分频器13，误差放大器15和 振荡器17。调节器11接收DC电源Vin并生成预定电压Vp.REG，将该电压 提供给分频器13。变压器T的次级线圏S的第一端连接到放电管3的第一电 极。放电管3的第二电极连接到灯电流检测器5。灯电流检测器5检测流过放 电管3的电流并将与检测的电流成比例的电压提供给误差放大器15。误差放 大器15将来自灯电流检测器5的电压与参考电压进行比较，并将误差电压发 送给振荡器17。振荡器17将误差电压与三角波进行比较，并生成宽度对应于 误差电压的脉冲信号。当误差电压大时，脉沖信号的脉沖宽度宽，当误差电压 小时，脉冲信号的脉冲宽度窄。
分频器13对来自振荡器17的脉冲信号的频率进行分频。也就是，在给定 周期的第一半周期中，通过端子PDl和NDl将高电位脉冲信号提供给p型FET Qpl和n型FET Qnl,通过端子PD2和ND2将低电位脉沖信号提供给p型FET Qp2和n型FETQn2。在给定周期的第二半周期内，将低电位脉冲信号提供给 p型FET Qpl和n型FET Qnl,将高电位脉冲信号提供给p型FET Qp2和n 型FET Qn2。这形成了 p型FET Qpl和n型FET Qn2同时导通的导通周期与 p型FETQp2和n型FETQnl同时导通的导通周期的交替。
将参考图2的时序图解释图1的放电管点亮装置的工作。在时刻t2， p型 FETQpl和n型FETQn2导通，使电流从DC电源Vm沿着包含Qpl, C3, P, 和Qn2的线路流过，向电容器C3和变压器T的初级线圈P施加电压。因此， 电容器C3和变压器T的初级线圈P的电感产生谐振来生成正弦波电流。然后， 变压器T的次级线圏S生成电压，使电流通过放电管3，从而打开放电管3。
在时刻t3， p型FET Qp2和n型FET Qnl导通，使电流从DC电源Vin 沿着包含Qp2， P， C3和Qnl的线路流过，反向地对电容器C3和变压器T的 初级线圈P施加电压。由此，变压器T的次级线圏S生成反相的高正弦波电 压，打开放电管3。
如果由于例如插入或移除适配器而导致输入电压Vin突然变化，图1的现 有技术将与来自端子PD1和PD2的驱动信号的电平无关地增加每个p型FET Qpl和Qp2的栅-源电压，并导通p型FETQpl和Qp2。由此，包含四个FET
Qpl， Qnl， Qp2和Qn2的桥电路流过直通(shoot-through)(短路)电流，击 穿p型FET Qpl和Qp2。例如，如果输入电压Vin突然增大，充电电流流过 电容器C1和C2，增加电阻器R1和R2的端电压，即p型FETQpl和Qp2的 栅-源电压，从而导通p型FETQpl和Qp2。
为了解决这个问题，使用了一种双极图腾柱(bipolar totem pole)技术驱 动作为高压端开关元件的p型FET。图3示出了日本未审查专利申请公开 No.11-298308中公开的采用图腾柱技术的放电管点亮装置。图4为示出图3 的装置中各个部分处的信号的时序图。图3的装置具有与图1的控制IC 1不 同的控制ICla,不同之处在于驱动p型FETQpl和Qp2的驱动器。图3中， 驱动p型FET Qpl的驱动器包括晶体管Ql至Q4和电阻器R0至R4，驱动p 型FETQp2的驱动器包括晶体管Q5至Q8和电阻器R5至R9。
如果图3中输入电压Vm突然增大，来自电阻器R1的电压导通晶体管Ql, 使p型FET Qpl的栅-源电压基本为零。类似地，来自电阻器R6的电压导通 晶体管Q5，使p型FET Qp2的栅-源电压基本为零。由于p型FET Qpl和Qp2 关闭，没有直通电流通过桥电路。
发明内容
根据图3所示的现有技术，来自端子PD1的驱动信号为低时，p型FET Qpl 的栅-源电压VPGS如下确定
<formula>formula see original document page 6</formula>
例如，在笔记本电脑中，输入电压Vin在大约7V和大约22V之间变化，很大 地改变p型FET的栅-源电压VPGS。如果输入电压Vin低，则p型FET的栅 电压将不足够导通/关闭p型FET,或者将增大导通电阻，产生热量。
如果输入电压Vin高，则p型FET的栅-源电压将增加，反应性地对p型 FET栅极和源极之间的电容器进行充电和放电，从而降低了效率。在最坏的情 况下，输入电压将超过p型FET的栅-源承受电压，击穿p型FET。为了解决 这个问题，必须设置例如Zener 二极管以箝制p型FET的栅源电压。
根据本发明，可以提供一种放电管点亮装置，即使输入电压突然变化也能 够防止p型FET被击穿，并保证了较宽输入电压变化范围内的高效率。 根据本发明的第一技术方面，提供了一种放电管点亮装置，包括第一串 联电路，与DC电源的每一端连接并包括串联连接的高压端第一 p型FET和 低压端第一n型FET;第二串联电路，与DC电源的每一端连接并包括串联连 接的高压端第二p型FET和低压端第二n型FET;变压器，具有初级线圈和 次级线圈，初级线圏与电容器形成的串联电路连接在第一 p型FET和第一 n 型FET的连接点与第二 p型FET和第二 n型FET的连接点之间，次级线圏连 接到放电管；控制电路，配置成通过根据流过放电管的灯电流向FET提供控 制信号，来交替导通/关闭第一 p型FET和第二 n型FET与第一 n型FET和 第二p型FET;以及第一驱动电路，配置成驱动第一p型FET,和第二驱动电 路，配置成驱动第二p型FET，第一和第二驱动电路每个都包括第一开关元 件，配置成导通时对相应的p型FET的4册-源电容》文电从而关闭该p型FET; 电阻元件， 一端连接到DC电源，配置成在第一开关元件导通时确定第一开关 元件的控制端的电位；第二开关元件，配置成导通时对相应的p型FET的栅-源电容充电从而导通该p型FET;恒流电路，与电阻元件串联连接；以及开关 器，与恒流电路和电阻元件的串联电路串联连接，配置成在控制电路的控制下 导通/关闭恒流电路。
根据本发明的第二技术方面，提供了一种放电管点亮装置，包括第一串 联电路，与DC电源(Vin)的每一端连接并包括串联连接的高压端p型FET 和低压端n型FET;变压器，具有初级线圈和次级线圈，初级线圈与p型FET 和n型FET的连接点连接并且连接到通过电容器与DC电源的至少一端连接 的连接点上，次级线圈连接到放电管；控制电路，配置成根据流过放电管的灯 电流交替导通/关闭p型FET和n型FET;以及驱动电路，配置成驱动p型FET, 该驱动电路包括第一开关元件，配置成导通时对p型FET的栅-源电容放电 从而关闭该p型FET;电阻元件， 一端连接到DC电源，配置成在第一开关元 件导通时确定第一开关元件的控制端的电位；第二开关元件，配置成导通时对 p型FET的栅-源电容充电从而导通该p型FET;恒流电路，与电阻元件串联 连接；以及开关器，与恒流电路和电阻元件的串联电路串联连接，并配置成在 控制电路的控制下导通/关闭恒流电路。
根据本发明的任一方面，开关器响应于控制信号导通，使恒定电流从恒流
电路流过电阻元件。电阻元件提供了由电阻元件的电阻和恒定电流的乘积确定 的恒定端电压。恒定端电压是固定的电压，不受输入电压的电平的影响。因此，
即使输入电压突然变化，p型FET也决不会被击穿，保证了较宽输入电压变化
范围的高效率。
图1为示出根据现有技术的放电管点亮装置的电路图； 图2为示出图1的装置中不同部分处的信号的时序图； 图3为示出根据另一现有技术的放电管点亮装置的电路图； 图4为示出图3的装置中不同部分处的信号的时序图； 图5为示出根据本发明第一实施例的放电管点亮装置的电路图； 图6为示出图5的装置中不同部分处的信号的时序图； 图7为示出根据本发明第二实施例的放电管点亮装置的电路图。
具体实施例方式
将参考附图详细描述根据本发明实施例的放电管点亮装置。 第一实施例
图5是根据本发明第一实施例的放电管点亮装置的电路图。图5的实施例 中，相对于图l的装置，去除了连接到图1中的p型FETQpl的电阻器R1、 二极管Dl和电容器Cl,还去除了连接到图1中的p型FET Qp2的电阻器R2、 二极管D2和电容器C2。另外，图5的实施例采用了控制IC lb中的驱动电路 19a和19b。图5的实施例的其他部分与图1的现有技术中的那些相同，因此， 使用了相同的参考标记表示，省略了它们的描述。将描述与现有技术不同的部 分。
驱动电路19a驱动p型FETQpl。驱动电路19a包括(i)晶体管Ql,配
电阻器Rl， 一端连接到DC电源Vin，并且在晶体管Ql导通时作为阻抗元件 确定晶体管Ql的基才及电位；(iii)晶体管Q2，配置成导通时对p型FET Qpl 的栅-源电容进行充电以导通p型FETQpl; (iv)恒流电路CCl,与电阻器R1 串联并流过恒定电流；和(v)开关器Sl,与恒流电路CC1和电阻器R1的串 联电路串联连接，响应于分频器13的第一控制信号导通/关闭恒流电路CCl。
开关器Sl (S2)响应于高电平输入信号关闭。开关器可以是具有恒流特 性的半导体开关。在这种情况下，半导体开关可以同时作为开关器Sl (S2) 和恒流电路CC1 (CC2)。开关器S2以相同的方式工作。例如，半导体开关可 以是MOSFET。在这种情况下，将MOSFET的栅极箝位在预定电压，插入源 极电阻来提供由"(VG-Vth)/Rs"确定的恒定电流，其中VG是栅极箝位电 压，Vth是栅-源电压，Rs是源极电阻。
晶体管Ql是npn型，集电极连接到电源Vin的正极。晶体管Q2是pnp 型，集电极连接到地极。晶体管Ql和Q2的发射极彼此连接，二者之间的连 接点通过电阻器R0连接到p型FET Qpl的栅极。晶体管Ql和Q2的基极彼 此连接。在晶体管Ql的集电极和基极之间连接有电阻器R1。在晶体管Q2的 集电极和基极之间连接有恒流电路CC1和开关器Sl的串联电路。来自分频器 13的第一控制信号也施加到n型FETQnl的栅极。
驱动电路19b驱动p型FETQp2。与驱动电路19a的方式类似，驱动电路 19b包括(i)晶体管Q3，配置成导通时对p型FET Qp2的栅-源电容进行放电 以关闭p型FET Qp2; (ii)电阻器R3， 一端连接到DC电源Vin并在晶体管 Q3导通时作为阻抗元件确定晶体管Q3的基极电位；(iii)晶体管Q4,配置成
电路CC2，与电阻器R3串联并流过恒定电流；和(v)开关器S2，与恒流电 路CC2和电阻器R3的串联电路串联连接，响应于分频器13的第二控制信号 导通/关闭恒流电路CC2。
晶体管Q3是npn型，集电极连接到电源的正极。晶体管Q4是p叩型， 集电极接地。晶体管Q3和Q4的发射极彼此连接，二者之间的连接点通过电 阻器R2连接到p型FET Qp2的栅极。晶体管Q3和Q4的基极彼此连接。在 晶体管Q3的集电极和基极之间连接有电阻器R3。在晶体管Q4的集电极和基 极之间连接有恒流电路CC2和开关器S2的串联电路。来自分频器13的第二 控制信号也施加到n型FET Qn2的栅极。
将解释根据第一实施例的放电管点亮装置的操作。图6是第一实施例的装 置中各部分处的信号的时序图。
在时刻t2,响应于从分频器13到开关器Sl的控制端和n型FET Qnl的
栅;f及的低电平第一控制信号，开关器S1导通，n型FETQnl关闭。
当开关器S1导通时，恒流电路CCl提供的恒定电流Il流过电阻器R1。 也就是，流过电阻器R1的电流I2变得等于Il，电阻器R1两端之间的端电压 变为由电阻器R1的电阻和电流Il的乘积确定的恒定电压VR1。
电阻器R1的端电压VR1是恒定的，而与输入电压Vin的电位无关。也就 是，即使输入电压Vin突然变化，流过电阻器Rl的电流还是来自恒流电路CC1 的恒定电流Il，因此，电阻器R1的端电压VR1是恒定的(VRI-Rlxll)，而 与输入电压Vin的电位无关。
因此，p型FETQpl的源-栅电压VPGS1将为电阻器R1的端电压VR1与 晶体管Ql的基极-发射极电压Vbel之和确定的恒定电压。通过将p型FETQpl 的源-栅电压VPGS1设置为大于p型FET Qpl的箝断(pinch off)电压，而小 于对于源-栅电压的特定最大值，可以安全并确定地导通/关闭p型FETQpl， 而与输入电压Vin无关。响应于来自端子PD1的低电平信号p型FET Qpl导 通。
在时刻t2，响应于从分频器13到开关器S2的控制端和n型FET Qn2的 栅极的高电平第二控制信号，开关器S2关闭，n型FETQn2导通。
当开关器S2关闭时，恒流电路CC2提供的流过电阻器R3的恒定电流I3 切断。只有基本为零的晶体管Q3和Q4的基极电流。结果，电阻器R3的端 电压将接近零，因此p型FET Qp2的源-栅电压VPGS2变为接近零。响应于 来自端子PD2的高电平信号，p型FETQp2关闭。之后，DC电源Vin提供的 电流流过沿着Qpl、 C3、 P和Qn2延伸的路径，点亮放电管3。
在时刻t3，由分频器13至开关器S2的控制端和n型FET Qn2的栅极的 第二控制信号变为低，导通开关器S2，关闭n型FETQn2。当开关器S2导通 时，p型FETQp2以类似于开关器Sl导通时的方式导通。当由分频器13至开 关器S1的控制端和n型FETQnl的4册极的第一控制信号变为高时，开关器Sl 关闭，n型FETQnl导通。此时，p型FETQpl关闭。结果，DC电源Vin提 供的电流流过沿着Qp2、 P、 C3和Qnl延伸的路径，点亮放电管3。
以此方式，根据第一实施例的放电管点亮装置不会增加高压端p型FET Qpl和Qp2任一个的栅-源电压。与DC电源Vin的电压无关，当端子PD1和
电型电声变换器。另外，这些压电型电声变换器能够适用于公知的各 种电子设备。
(工业上的可利用性) 根据本发明，适用于要求薄型化的电子设备用的压电型电声变换
突 喬。
权利要求
1.一种放电管点亮装置，包括第一串联电路，与DC电源的每一端连接并包括串联连接的高压端第一p型FET和低压端第一n型FET；第二串联电路，与DC电源的每一端连接并包括串联连接的高压端第二p型FET和低压端第二n型FET；变压器，具有初级线圈和次级线圈，初级线圈与电容器的串联电路连接在第一p型FET和第一n型FET的连接点与第二p型FET和第二n型FET的连接点之间，次级线圈连接到放电管；控制电路，配置成通过根据流过放电管的灯电流向FET提供控制信号，来交替导通/关闭第一p型FET和第二n型FET与第一n型FET和第二p型FET；以及第一驱动电路，配置成驱动第一p型FET，和第二驱动电路，配置成驱动第二p型FET，第一和第二驱动电路每个都包括第一开关元件，配置成导通时对相应的p型FET的栅-源电容放电从而关闭该p型FET；电阻元件，一端连接到DC电源，配置成在第一开关元件导通时确定第一开关元件的控制端的电位；第二开关元件，配置成导通时对相应的p型FET的栅-源电容充电从而导通该p型FET；恒流电路，与电阻元件串联连接；以及开关器，与恒流电路和电阻元件的串联电路串联连接，配置成在控制电路的控制下导通/关闭恒流电路。
2. —种放电管点亮装置，包括第一串联电路，与DC电源(Vin)的每一端连接并包括串联连接的高压 端p型FET和低压端n型FET;变压器，具有初级线圏和次级线圈，初级线圈与p型FET和n型FET的 连接点连接并且连接到通过电容器与DC电源的至少一端连接的连接点上，次 级线圈连接到放电管；控制电路，配置成根据流过放电管的灯电流交替导通/关闭p型FET和n 型FET;以及驱动电路，配置成驱动p型FET，该驱动电路包括第一开关元件，配置成导通时对p型FET的栅-源电容放电从而关闭 该p型FET;电阻元件， 一端连接到DC电源，配置成在第一开关元件导通时确定 第一开关元件的控制端的电位；第二开关元件，配置成导通时对p型FET的栅-源电容充电从而导通 该p型FET;恒流电路，与电阻元件串联连接；以及开关器，与恒流电路和电阻元件的串联电路串联连接，并配置成在控 制电路的控制下导通/关闭恒流电路。
3. 根据权利要求1所述的装置，其中驱动电路和控制电路设置在集成电路中。
4. 根据权利要求2所述的装置，其中驱动电路和控制电路设置在集成电 路中。
全文摘要
一种放电管点亮装置包括连接到DC电源每一端的串联电路，变压器，FETQp1、Qp2、Qn1和Qn2，以及驱动电路。驱动电路包括晶体管Q1和Q3，用于对Qp1和Qp2的栅-源电容进行放电；电阻元件，用于确定晶体管Q1和Q3导通时的栅极电位；晶体管Q2和Q4，用于对Qp1和Qp2的栅-源电容进行充电；恒流电路；和分别与恒流电路和电阻元件的串联电路串联连接的开关器，导通/关闭恒流电路。
文档编号H05B41/14GK101102632SQ20071012813
公开日2008年1月9日 申请日期2007年7月6日 优先权日2006年7月7日
发明者木村研吾, 福本征也 申请人:三垦电气株式会社