专利名称：刚挠性电路板及其制造方法
技术领域：
本发明涉及一种由刚性电路板和挠性电路板构成的刚挠性电路板及其制造方法。
背景技术：
在专利文献1中公开了一种利用切槽实现细长化的挠性电路板。该挠性电路板包括挠性基材和形成在挠性基材上的布线图案。这里，挠性基材在布线图案以外的区域具有切槽。因此，通过在该切槽的顶端进行翻折，形成比翻折前细长的挠性电路板。专利文献1 日本专利公开2006-5134号公报专利文献1所述的挠性电路板的挠性基材是柔软的，因此在安装电子零件时，很难对准。另外，也可以将预先折叠好的挠性电路板配置在第1刚性电路板与第2刚性电路板之间。但是，若是这样的刚挠性电路板，虽然能够在对准这方面得到改善，但在制造该电路板时，将挠性电路板以折叠好的状态与刚性电路板相连接，因此挠性电路板的布线容易断线。
发明内容
本发明是鉴于上述实际情况而做成的，目的在于提供一种能够使挠性电路板细长化且容易安装电子零件的刚挠性电路板及其制造方法。另外，本发明的目的还在于提供一种在制造时挠性电路板的布线不易断线的刚挠性电路板及其制造方法。本发明的第1技术方案的刚挠性电路板包括挠性电路板，其在挠性基材上具有第1导体图案；刚性电路板，其在刚性基材上具有第2导体图案，上述第1导体图案和上述第2导体图案彼此电连接，在上述挠性基材上加工有切槽，通过在上述切槽处进行翻折，使上述挠性电路板比翻折前细长。另外，电连接包括例如借助任意的导电性材料进行的连接、镀连接、导通孔连接或通孔连接等。另外，挠性基材上的第1导体图案和刚性基材上的第2导体图案不仅包括直接形成在挠性基材或刚性基材上的导体图案，还包括形成在该导体图案的上层的导体图案、 即隔着绝缘层层叠在挠性基材或刚性基材的一面或两面上的导体图案等。本发明的第2技术方案的刚挠性电路板的制造方法包括第1工序，准备在挠性基材上具有第1导体图案的挠性电路板；第2工序，在上述挠性基材上加工切槽；第3工序，其在刚性基材上形成与上述第1导体图案电连接的第2导体图案。另外，第1工序 第3工序除了特别规定顺序的情况外，顺序可以不同。另外，准备工序(第1工序)除了买进材料、零件而自行制造的情况以外，也包括买进成品使用的情况等。采用本发明，能够容易地使刚挠性电路板中的挠性电路板细长化。而且，能够容易地在该刚挠性电路板上安装电子零件。
图1是本发明的实施方式的刚挠性电路板的俯视图。图2是图1的A-A剖视图。图3是图1的B-B剖视图。图4是图3的局部放大图。图5是表示安装了电子零件的刚挠性电路板的图。图6是表示细长化了的刚挠性电路板的图。图7是表示本发明的实施方式的刚挠性电路板的制造方法的顺序的流程图。图8A是用于说明挠性电路板的制造工序的图。图8B是用于说明挠性电路板的制造工序的图。图8C是用于说明挠性电路板的制造工序的图。图8D是用于说明挠性电路板的制造工序的图。图8E是用于说明挠性电路板的制造工序的图。图8F是用于说明挠性电路板的制造工序的图。图9是用于说明切出第1、第2绝缘层的工序的图。图10是用于说明切出第1分隔件的工序的图。图11是用于说明切出第2分隔件的工序的图。图12A是用于说明第1、第2刚性电路板的芯的制造工序的图。图12B是用于说明第1、第2刚性电路板的芯的制造工序的图。图12C是用于说明第1、第2刚性电路板的芯的制造工序的图。图13A是用于说明第1层的形成工序的图。图13B是用于说明第1层的形成工序的图。图13C是用于说明第1层的形成工序的图。图14A是用于说明第1层的形成工序的图。图14B是用于说明第1层的形成工序的图。图14C是用于说明第1层的形成工序的图。图14D是用于说明第1层的形成工序的图。图15A是用于说明第2层的形成工序的图。图15B是用于说明第2层的形成工序的图。图15C是用于说明第2层的形成工序的图。图15D是用于说明第2层的形成工序的图。图16A是用于说明第3层的形成工序的图。图16B是用于说明第3层的形成工序的图。图16C是用于说明第3层的形成工序的图。图16D是用于说明第3层的形成工序的图。图17A是用于说明第4层的形成工序的图。图17B是用于说明第4层的形成工序的图。图17C是用于说明第4层的形成工序的图。图18A是用于说明第4层的形成工序的图。
图18B是用于说明第4层的形成工序的图。图18C是用于说明第4层的形成工序的图。图19A是用于说明使挠性电路板的一部分(中央部)暴露的工序的图。图19B是表示在使挠性电路板的中央部暴露之后的刚挠性电路板的图。图19C是表示在使挠性电路板的中央部暴露之后清除了残留的导体的刚挠性电路板的图。图20是表示挠性电路板的形态的另一例的图。图21是表示图20所示的刚挠性电路板的被细长化之后的形态的图。图22是表示内置有电子零件的刚挠性电路板的例子的剖视图。图23A是表示刚性电路板与挠性电路板的连接构造的图。图2 是表示刚性电路板与挠性电路板的连接构造的变形例的图。图M是表示刚挠性电路板的变形例的剖视图。图25是表示具有悬臂(flying tail)构造的刚挠性电路板的例子的图。图沈是表示刚挠性电路板的制造方法的变形例的流程图。图27是表示刚挠性电路板的制造方法的变形例的图。
具体实施例方式下面，参照附图详细说明将本发明具体化了的实施方式。如图1所示，本实施方式的刚挠性电路板10包括第1刚性电路板11、第2刚性电路板12和挠性电路板13。第1刚性电路板11、第2刚性电路板12和挠性电路板13沿水平方向分开地并列设置。第1刚性电路板11和第2刚性电路板12夹着挠性电路板13地相对配置。即，挠性电路板13的主要部分暴露于第1刚性电路板11与第2刚性电路板12之间的区域R1。 挠性电路板13的两端部分别与第1刚性电路板11和第2刚性电路板12相连接。S卩，第1 刚性电路板11和第2刚性电路板12借助挠性电路板13彼此连接。第1刚性电路板11和第2刚性电路板12具有任意的电路图案(导体图案)。另一方面，挠性电路板13在正反面上分别具有均为条状的布线图案(导体层132、133)。另外，挠性电路板13的布线图案在各端部具有连接焊盘13h、133a。第1刚性电路板11的电路图案和第2刚性电路板12的电路图案分别与这些连接焊盘13h、133a电连接。挠性电路板13具有相对于第1刚性电路板11与第2刚性电路板12之间的中间线Ll线对称的U字形的外形。S卩，在矩形的挠性电路板13上，沿中间线Ll加工有切槽14。 在第1刚性电路板11与第2刚性电路板12之间，利用狭缝状的空隙15a、1 而设置有规定的间隙。挠性电路板13在区域Rl中沿第1刚性电路板11或第2刚性电路板12的边(详细而言是与挠性电路板13相连接的边)延伸设置，且在第1刚性电路板11或第2刚性电路板12的端部的位置U形转弯(turn)而遍布矩形的区域Rl的几乎整个区域。上述布线图案(导体层132、133)也依照挠性电路板13的外形形成为U字形。切槽14的顶端14a、空隙15a的顶端151a和空隙15b的顶端151b均被倒角处理， 带有圆弧。由此，能够缓和在弯折挠性电路板时的应力的集中。这样，在刚挠性电路板10上，通过有效地利用第1刚性电路板11与第2刚性电路板12之间的空间(区域Rl)，在区域Rl上基本不会产生无用空间(dead space)。因此，即使在制造细长的挠性电路板13的情况下，也能获得与制造较短的挠性电路板的情况相同的那样的制造收获率。即，能够提高每单位材料的制造收获率。挠性电路板13具有比其他部分容易弯曲的翻折部13a 13c。详细而言，挠性电路板13具有层叠构造(详见后述)，该层叠构造含有电磁波的屏蔽层，在翻折部13a 13c 中，该屏蔽层被去除。屏蔽层比挠性电路板13所具有的其他层硬，因此通过去除屏蔽层，能够使翻折部13a 13c易于弯曲。以下述方式布局翻折部13a 13c，即，通过在这些翻折部13a 13c处翻折挠性电路板13而使挠性电路板13变成比翻折前细长的挠性电路板13 的方式(详细内容参照后述的图6)。挠性电路板13的详细构造例如如图2(图1的A-A剖视图)所示，是层叠有挠性基材131、导体层132、133、绝缘膜134、135、屏蔽层136,137和覆盖膜(coverlay) 138、139 的构造。挠性基材131由绝缘性挠性片、例如厚度为“20 μ m ~ 50 μ m”、最好为“30 μ m”左
右的厚度的聚酰亚胺片构成。导体层132、133由例如厚度为“5μπι 15μπι”左右的铜图案构成。通过将导体层132、133分别形成在挠性基材131的正反面上，构成上述条状的布线图案。绝缘膜134、135由厚度为“5 μ m 15 μ m”左右的聚酰亚胺膜等构成。绝缘膜134、 135使导体层132、133与外部绝缘。屏蔽层136、137由导电层、例如银膏的硬化覆膜构成。屏蔽层136、137屏蔽从外部向导体层132、133传播来的电磁噪声以及从导体层132、133向外部传播的电磁噪声。翻折部13a 13c(参照图1)处的屏蔽层136、137被去除。覆盖膜138、139由厚度为“5μπι 15μπι”左右的聚酰亚胺等的绝缘膜构成。覆盖膜138、139使挠性电路板13整体与外部绝缘，并且保护挠性电路板13整体。另一方面，第1刚性电路板11和第2刚性电路板12如图3(图1的B-B剖视图) 所示，均是所谓的积层式多层印刷电路板。详细而言，上述第1刚性电路板11和第2刚性电路板12是通过层叠刚性基材112、第1绝缘层111、第2绝缘层113、第1上层绝缘层144、 第2上层绝缘层114、第3上层绝缘层145、第4上层绝缘层115、第5上层绝缘层172和第 6上层绝缘层173而构成的。刚性基材112使第1刚性电路板11和第2刚性电路板12具有刚性。刚性基材112 由刚性绝缘材料构成。具体而言，刚性基材112由例如“50 μ m 150 μ m”、最好“100 μ m” 左右的厚度的玻璃环氧树脂等构成。刚性基材112的厚度与挠性电路板13的厚度基本相同。另外，在刚性基材112的正反面上分别形成有例如由铜构成的导体图案llh、112b。这些导体图案112a、112b分别在规定的位置与更上层的导体(布线)电连接。第1绝缘层111和第2绝缘层113由硬化了的预浸料构成。第1绝缘层111和第2 绝缘层113的厚度分别为“50μπι ΙΟΟμπι”，最好为“50μπι”左右。另外，预浸料的树脂最好具有低流动(low flow)特性。能够通过在将环氧树脂浸渗在玻璃纤维布(glass cloth) 中之后，进行使树脂热硬化等处理而预先增加硬化度，从而来制造该种预浸料。另外，也可以在玻璃纤维布中浸渗粘度高的树脂，或在玻璃纤维布中浸渗含有无机填料(例如二氧化硅填料)的树脂，或减少玻璃纤维布的树脂浸渗量。
刚性基材112、第1绝缘层111和第2绝缘层113构成第1刚性电路板11的芯和第2刚性电路板12的芯，用于支承第1刚性电路板11和第2刚性电路板12。在芯部分形成有将电路板两面(两个主面)的导体图案彼此电连接起来的通孔(through hole) 163。禾Ij用第1刚性电路板11和第2刚性电路板12的芯部分连接第1刚性电路板11、第 2刚性电路板12和挠性电路板13。第1绝缘层111和第2绝缘层113夹持挠性电路板13 的各端部地支承以及固定该挠性电路板13。具体而言，如在图4中将图3中的区域R2(第 1刚性电路板11与挠性电路板13之间的接合部分)放大表示的那样，第1绝缘层111和第 2绝缘层113从正反两侧覆盖刚性基材112与挠性电路板13之间的交界部分，并且使挠性电路板13的一部分暴露。上述第1绝缘层111与设置在挠性电路板13的表面上的覆盖膜 138叠合，上述第2绝缘层113与设置在挠性电路板13的表面上的覆盖膜139叠合。另外，第2刚性电路板12与挠性电路板13之间的连接部分的构造和第1刚性电路板11与挠性电路板13之间的连接部分的构造相同。因此，这里，仅详细说明第1刚性电路板11与挠性电路板13之间的连接部分的构造(参照图4)，省略其他连接部分的详细说明。如图4所示，在由刚性基材112、挠性电路板13、第1绝缘层111和第2绝缘层113 划分出的空间(这些构件间的空隙)内填充有树脂125。树脂125是例如在制造电路板时自构成第1绝缘层111和第2绝缘层113的低流动预浸料渗出的，树脂125与第1绝缘层 111和第2绝缘层113硬化成一体。第1绝缘层111在与挠性电路板13的连接焊盘13 相对的部分具有锥状的导通孔(接触孔)141，第2绝缘层113在与挠性电路板13的连接焊盘133a相对的部分具有锥状的导通孔(接触孔)116。与导通孔141相对的部分的、挠性电路板13的屏蔽层136和覆盖膜138被去除，与导通孔116相对的部分的、挠性电路板13的屏蔽层137和覆盖膜139 被去除。导通孔141贯穿挠性电路板13的绝缘膜134而使导体层132的连接焊盘13 暴露，导通孔116贯穿挠性电路板13的绝缘膜135而使导体层133的连接焊盘133a暴露。在导通孔141的内表面上形成有例如由镀铜构成的布线图案(导体层)142，在导通孔116的内表面上形成有例如由镀铜构成的布线图案(导体层)117。上述布线图案142 的镀覆膜与连接焊盘13 相连接，上述布线图案117的镀覆膜与连接焊盘133a相连接。另外，在导通孔141、116中分别填充有树脂。上述导通孔141内的树脂是例如通过加压来挤出上层的绝缘层(第1上层绝缘层144)的树脂而填充的，上述导通孔116内的树脂是例如通过加压来挤出上层的绝缘层(第2上层绝缘层114)的树脂而填充的。此外，在第1绝缘层111的上表面上形成有与布线图案142相连接的引出图案 143，在第2绝缘层113的上表面上形成有与布线图案117相连接的引出图案118。上述引出图案143、118均由例如镀铜等构成。另外，在第1绝缘层111的靠挠性电路板13侧端部、 即比挠性电路板13与刚性基材112之间的交界靠挠性电路板13侧的位置配置有与其他构件绝缘的导体图案151，在第2绝缘层113的靠挠性电路板13侧端部、即比挠性电路板13 与刚性基材112之间的交界靠挠性电路板13侧的位置配置有与其他构件绝缘的导体图案 124。利用这些导体图案151、124能够将在第1刚性电路板11内产生的热量有效地散出。这样，第1刚性电路板11、第2刚性电路板12和挠性电路板13不用连接器地电连接。因此，即使在因下落等而受到碰撞的情况下，也不会因连接器脱落而发生接触不良。
另外，通过使挠性电路板13进入(埋入)到第1刚性电路板11和第2刚性电路板12的各个电路板中，能够利用该进入的部分(埋入的部分)使挠性电路板13分别与第 1刚性电路板11和第2刚性电路板12电连接。由此，利用第1刚性电路板11和第2刚性电路板12粘接以及加强该连接位置。因此，即使在刚挠性电路板10因下落而受到碰撞的情况下，或在温度环境变化而因第1刚性电路板11、第2刚性电路板12与挠性电路板13的 CTE (热线膨胀率)之差产生了应力的情况下，也能更加可靠地维持挠性电路板13与第1刚性电路板11及第2刚性电路板12的电连接。另外，通过利用镀覆膜连接导体层132和布线图案142、以及导体层133和布线图案117，连接部分的可靠性较高。另外，通过利用锥状的导通孔141、116进行连接，与利用通孔进行连接的情况相比，能够在受到碰撞时使应力分散。由此，不会产生裂缝等。而且，通过分别在导通孔141中填充树脂(第1上层绝缘层144)、以及在导通孔116内填充树脂(第2上层绝缘层114)， 能够提高连接可靠性。如图4所示，在第1绝缘层111的上表面层叠有第1上层绝缘层144，在第2绝缘层113的上表面层叠有第2上层绝缘层114。在第1上层绝缘层144上形成有与引出图案 143相连接的导通孔(第1上层导通孔)146，在第2上层绝缘层114上形成有与引出图案 118相连接的导通孔(第1上层导通孔)119。此外，在上述导通孔146中填充有例如由铜构成的导体148，在上述导通孔119中填充有例如由铜构成的导体120。另外，在第1上层绝缘层144的上表面形成有与导体148连续的导体图案148a，在第2上层绝缘层114的上表面形成有与导体120连续的导体图案120a。在第1上层绝缘层144上还层叠有第3上层绝缘层145，在第2上层绝缘层114上还层叠有第4上层绝缘层115。在第3上层绝缘层145中形成有与导通孔146相连接的导通孔(第2上层导通孔)147，在第4上层绝缘层115中形成有与导通孔119相连接的导通孔(第2上层导通孔)121。在上述导通孔147中填充有例如由铜构成的导体149，在上述导通孔121中填充有例如由铜构成的导体122。另外，上述导体149与导体148电连接，上述导体122与导体120电连接。这样，利用导通孔146、147、119、121形成填充式积层(filled buildup)导通孑L另外，第1上层绝缘层144、第2上层绝缘层114、第3上层绝缘层145和第4上层绝缘层115例如通过使预浸料硬化而形成。在第3上层绝缘层145的上表面形成有导体图案(电路图案)150，在第4上层绝缘层115的上表面形成有导体图案(电路图案)123。并且，导通孔147与该导体图案150 的规定位置相连接，导通孔121与该导体图案123的规定位置相连接。由此，导体层133和导体图案123借助布线图案117、引出图案118、导体120、导体122而电连接，且导体层132 和导体图案150借助布线图案142、引出图案143、导体148、导体149而电连接。如图3所示，在第3上层绝缘层145的上表面还层叠有第5上层绝缘层172，在第 4上层绝缘层115的上表面还层叠有第6上层绝缘层173。上述第5上层绝缘层172和第 6上层绝缘层173也均是例如通过使预浸料硬化而形成的。在第5上层绝缘层172中形成有与导通孔147相连接的导通孔(第3上层导通孔)174，在第6上层绝缘层173中形成有与导通孔121相连接的导通孔(第3上层导通孔)175。并且，在电路板的正反面，包括上述导通孔174、175的内部形成有例如由铜构成的导体图案176、177。上述导体图案176与导体149电连接，上述导体图案177与导体122 电连接。此外，在电路板的正反面上分别设置有图案化了的阻焊层四8、四9。另外，在导体图案176的规定位置上例如利用化学镀金形成有电极178(连接端子)，在导体图案177的规定位置上例如利用化学镀金形成有电极179(连接端子)。上述的连接端子分别设置在第1刚性电路板11和第2刚性电路板12的两表面上。在使用该种刚挠性电路板10的情况下，例如，如图5所示，在第1刚性电路板11的表面(电极179)安装电子零件501，在第2刚性电路板12的表面(电极179)安装电子零件502。上述电子零件501、502例如是IC电路等有源零件或电阻、电容器(capacity)、线圈等无源零件等。此外，在安装了电子零件501、502后，例如，如图6所示，在翻折部13a 13c处翻折挠性电路板13。由此，挠性电路板13比翻折前细长化。然后，在将刚挠性电路板10密封于封装体后，利用电极178安装在例如母板上而安装于便携式电话等。另外，这里所示的刚挠性电路板10的用途、使用方式只是一例，不限于此。这样，刚挠性电路板10能够将电子零件安装在第1刚性电路板11及第2刚性电路板12的表面(电极179)(参照图5)。由此，与将电子零件安装在挠性电路板上的情况相比，容易进行电子零件的对准。在制造刚挠性电路板10的情况下，例如操作人员执行图7所示的一连串的处理。操作人员首先在步骤Sll中准备(制造)挠性电路板13 (参照图2)。具体而言，如图8A所示，在加工成规定尺寸的由聚酰亚胺构成的挠性基材131的两表面形成铜膜1321、 1331。然后，如图8B所示，通过图案形成铜膜1321、1331，形成具有连接焊盘132a(参照图 1)的导体层132(第1导体图案)、以及具有连接焊盘133a(参照图1)的导体层133(第1 导体图案)。然后，如图8C所示，以层叠在导体层132的表面的形式形成例如由聚酰亚胺构成的绝缘膜134，以层叠在导体层133的表面的形式形成例如由聚酰亚胺构成的绝缘膜 135。然后再如图8D所示，分别在绝缘膜134、135上涂敷银膏，使涂敷的该银膏硬化而形成屏蔽层136、137。此时，利用网版印刷、涂敷后的蚀刻等去除翻折部13a 13c(参照图1) 处的屏蔽层136、137。然后，如图8E所示，覆盖上述屏蔽层136的表面地形成覆盖膜138，覆盖上述屏蔽层137的表面地形成覆盖膜139。另外，避开连接焊盘13 地形成屏蔽层136 和覆盖膜138，避开连接焊盘133a地形成屏蔽层137和覆盖膜139。然后，操作人员在图7的步骤S12中在挠性基材131上加工切槽14(参照图1)。 具体而言，如图8F所示，例如利用激光等加工切槽14 (参照图1)，并且将挠性电路板13切割(cut)成规定的大小和形状。此时，对切槽14、空隙15a、15b的各顶端14a、151a、151b进行倒角处理。由此，制成上述图2所示的挠性电路板13。然后，操作人员在图7的步骤S13中分别接合挠性电路板13和第1刚性电路板11 及挠性电路板13和第2刚性电路板12。在该接合工序中，操作人员在刚性基材112上依次形成与挠性电路板13的导体层132电连接的第2导体图案、S卩引出图案143、导体图案 148a、导体图案150导体图案176、以及与挠性电路板13的导体层133电连接的第2导体图案、即引出图案118、导体图案120a、导体图案123、导体图案177。在接合挠性电路板13和第1刚性电路板11及挠性电路板13和第2刚性电路板 12时，例如，如图9所示，例如利用激光等切割多个制品共用的材料，准备规定大小的第1绝缘层111和第2绝缘层113。另外，例如，如图10所示，例如利用激光等切割多个制品共用的材料，准备规定大小的第1分隔件^la、291b。另外，例如，如图11所示，例如利用激光等切割多个制品共用的材料，准备规定大小的第2分隔件四加、29213。另外，第1分隔件^la、 291b例如由聚酰亚胺膜等构成。另外，第2分隔件^^a、292b例如由粘合片等构成。另外，例如，如图12A 图12C所示，利用多个制品共用的薄板(wafer) 110制作用于构成第1刚性电路板11的芯和第2刚性电路板12的芯的刚性基材112。S卩，例如，如图12A所示，准备在例如由玻璃环氧树脂构成的薄板110的正反面上具有例如由铜构成的导体膜IlOaUlOb的双面覆铜层叠板。然后，例如，如图12B所示，通过进行例如规定的光刻工序(前处理、层压、曝光、显影、蚀刻、剥膜和内层检查等)，分别图案形成上述导体膜110a、110b。这样，形成导体图案llh、112b。然后，例如，如图12C所示，例如利用激光等去除薄板110的规定部分，获得第1刚性电路板11的刚性基材112和第2刚性电路板12的刚性基材112。然后，对这样制成的刚性基材112的导体图案表面进行处理而使该表面形成为粗糙面。另外，例如为了将第1刚性电路板11和第2刚性电路板12形成为正反对称的构造，将第1绝缘层111和第2绝缘层113的厚度设定为同一程度的厚度。将重叠了第1分隔件^la和第2分隔件四加时的厚度设定为与第1绝缘层111的厚度相同的程度的厚度， 将重叠了第1分隔件^lb和第2分隔件时的厚度设定为与第2绝缘层113的厚度相同的程度的厚度。另外，刚性基材112的厚度与挠性电路板13的厚度最好大致相同。然后，对上述第1绝缘层111、第2绝缘层113、刚性基材112和挠性电路板13进行对位而例如如图13A所示那样配置。即，挠性电路板13并列地配置在刚性基材112旁边。另外，刚性基材112与挠性电路板13的交界部分由第1绝缘层111和第2绝缘层113 覆盖。此时，挠性电路板13的各端部夹持在第1绝缘层111与第2绝缘层113之间地进行对位。挠性电路板13的中央部暴露于刚性基材112之间。然后，例如，如图13B所示，在挠性电路板13中央的两表面，与第1绝缘层111并列地配置第1分隔件^la和第2分隔件四加，以及与第2绝缘层113并列地配置第1分隔 #291b和第2分隔件^2b。接下来，例如，如图13c所示，以上述这样对位了的状态利用加压用的夹具601a、 601b夹持上述结构体，进行例如数秒的热压(hot press)。此时，利用销602对夹具601a、 601b进行定位。这样，相对于上述结构体的主面大致垂直地对该结构体加压。另外，夹具 601a、601b和结构体由于加压而粘接在一起，为了防止两者不能分开，在进行加压前在夹具 601a,601b与结构体之间夹入例如由PET (PolyEthylene Ter印hthalate，聚对苯二甲酸乙二醇酯)等构成的膜603a、603b。然后，在上述结构体的外侧(正反面)配置例如由铜构成的导体膜161、162。并且，如图14A所示对这些导体膜161、162进行加压。例如采用液压(hydropress)装置以温度“200摄氏度”、压力“40kgf”、加压时间“3hr”左右的条件进行该加压。由此，能够自构成第1绝缘层111和第2绝缘层113的各预浸料分别挤出树脂125 (参照图4)。S卩，刚性基材 112与挠性电路板13之间的空隙被树脂125填充。这样，通过在空隙中填充树脂125，能够可靠地粘接挠性电路板13和刚性基材112。另外，在进行加压时，第1分隔件^la、第1分隔件^lb、第2分隔件四加和第2分隔件支承导体膜161、162，从而能够防止或抑制铜箔损坏等问题。然后，对上述结构体进行加热等处理而使树脂125和构成第1绝缘层111和第2 绝缘层113的预浸料硬化，使它们一体化。由此，使挠性电路板13的覆盖膜138(参照图4) 与第1绝缘层111的树脂叠合，使覆盖膜139(参照图4)与第2绝缘层113的树脂叠合。然后，在进行了例如规定的前处理之后，例如通过自(X)2激光加工装置照射(X)2激光，如图14B所示形成导通孔116、141和通孔163。然后，在进行了去沾污(去除沾污)和软蚀刻之后，例如如图14C所示进行PN镀 (例如化学镀铜和电气镀铜)。此时，挠性电路板13被导体膜161、162覆盖。因此，挠性电路板13不会因镀液而受损。利用该镀处理将导体膜161、162形成在包括导通孔116、141 的内部和通孔163的内部在内的电路板的整个表面上。导体膜161、162的一部分因由镀铜产生的铜和既存的导体膜的一体化而变厚。然后，通过进行例如规定的光刻工序(前处理、层压、曝光、显影、蚀刻、剥膜和内层检查等)，如图14D所示，图案形成导体膜161、162。由此，形成布线图案142、117、引出图案143、118，此外还形成导体图案151、124(参照图4)。S卩，该处理相当于图7中的步骤 S13的处理。然后，对铜箔的表面进行处理而使该表面形成为粗糙面。然后，例如，如图15A所示，在电路板的正反面上分别配置第1上层绝缘层144和第2上层绝缘层114。此外，在第1上层绝缘层144的外侧配置例如由铜构成的导体膜144a， 在第2上层绝缘层114的外侧配置例如由铜构成的导体膜114a。然后，如图15B所示对这些导体膜进行加压。此时，利用来自构成第1上层绝缘层144和第2上层绝缘层114的各预浸料的树脂，填充导通孔116、141。然后，例如利用加热处理等使预浸料和导通孔内的树脂硬化而使第1上层绝缘层144和第2上层绝缘层114固化。然后，例如进行半蚀刻而分别使导体膜114a、lMa薄膜化至规定的厚度。然后，在进行了规定的前处理之后，如图15C所示，例如利用激光在第1上层绝缘层144中形成导通孔146，且在第2上层绝缘层114中形成导通孔119。然后，在进行了去沾污(去除沾污) 和软蚀刻之后，进行PN镀(例如化学镀铜和电气镀铜)。由此，导体膜114a、lMa形成在包括导通孔146、119在内的电路板整个表面上。导体膜114a、lMa的一部分因由镀铜产生的铜和既存的导体膜的一体化而变厚。另外，也可以通过利用例如网版印刷法印刷导电膏 (例如含有导电颗粒的热硬化树脂)，形成导体膜1 Ha、144a。然后，例如进行半蚀刻而使电路板表面的导体膜变薄至规定的厚度。然后，例如通过进行规定的光刻工序(前处理、层压、曝光、显影、蚀刻、剥膜和内层检测等)，例如，如图 15D所示图案形成电路板表面的导体膜lHa、144a。由此，形成导体148、120和导体图案 148a、120a。即，该处理也相当于图7中的步骤S13的处理。然后，对导体148、120的表面进行处理而将该表面性形成为粗糙面。然后，例如，如图16A所示，在电路板的正反面上配置第3上层绝缘层145和第4 上层绝缘层115。然后，在第3上层绝缘层145的外侧(反面)配置例如由铜构成的导体膜 145a，且在第4上层绝缘层115的外侧(正面)配置例如由铜构成的导体膜life。然后，例如进行加热等而使第3上层绝缘层145和第4上层绝缘层115固化。另外，第3上层绝缘层145和第4上层绝缘层115例如由在玻璃纤维布中浸渗树脂而得到的预浸料等构成。然后，如图16B所示对电路板进行加压。然后，例如进行半蚀刻而使导体膜145a、11 分别薄膜化至规定的厚度。然后，在进行了规定的前处理之后，例如利用激光在第3上层绝缘层145中形成导通孔147，且在第4上层绝缘层115中形成导通孔121。然后，在进行了去玷污(去除玷污)和软蚀刻之后，例如如图16C所示进行PN镀(例如化学镀铜和电气镀铜)。由此，将导体膜14 形成在包括导通孔147的内部在内的电路板的整个表面上， 将导体膜11 形成在包括导通孔121的内部在内的电路板的整个表面上。导体膜145a、 115a的一部分因由镀铜产生的铜和既存的导体膜的一体化而变厚。这样，通过利用同一导电膏材料(例如铜)填充导通孔147、121，能够提高导通孔147、121在作用有热应力时的连接可靠性。另外，也可以例如通过利用网版印刷法印刷导电膏(例如含有导电颗粒的热硬化树脂)，形成导体膜14fe、115a。然后，例如进行半蚀刻使电路板表面的导体膜145a、llfe变薄至规定的厚度。然后，例如通过进行规定的光刻工序(前处理、层压、曝光、显影、蚀刻、剥膜和内层检查等)， 如图16D所示，图案形成电路板表面的导体膜14fe、115a。由此，形成导体149、122和导体图案150、123。即，该处理也相当于图7中的步骤S13的处理。然后，对导体图案150、123 的表面进行处理而使该表面形成为粗糙面。然后，如图17A所示，在电路板的正反面上配置第5上层绝缘层172和第6上层绝缘层173。然后，在第5上层绝缘层172的外侧(反面)配置例如由铜构成的导体膜172a， 在第6上层绝缘层173的外侧(正面)配置例如由铜构成的导体膜173a。另外，第5上层绝缘层172和第6上层绝缘层173例如由在玻璃纤维布中浸渗树脂而得到的预浸料构成。然后，如图17B所示对电路板进行加压。然后，例如进行半蚀刻而使导体膜172a、 173a分别薄膜化至规定的厚度。然后，在进行了规定的前处理之后，如图17C所示，例如利用激光在第5上层绝缘层172中形成导通孔174，在第6上层绝缘层173中形成导通孔175， 并且将图17B中用虚线表示的各部分的绝缘层去除，形成切割线 ^3d。此时，例如去除绝缘层到导体图案151、1M为止。另外，通过调整激光的照射能量或照射时间，也能在某一程度上切割导体图案151、124。然后，如图18A所示进行PN镀(例如化学镀铜和电气镀铜)。由此，将导体膜17 形成在包括导通孔174的内部和分割线^3a、293b的内部在内的电路板的整个表面上，将导体膜173a形成在包括导通孔175的内部和分割线^3c、293d的内部在内的电路板的整个表面上。导体膜17h、173a的一部分因由镀铜产生的铜和既存的导体膜的一体化而变厚。然后，例如进行半蚀刻而使电路板表面的导体膜变薄至规定的厚度。然后，例如， 如图18B所示，通过进行规定的光刻工序(前处理、层压、曝光、显影、蚀刻和剥膜等)，图案形成电路板表面的导体膜17加、173a。由此，形成导体图案176、177。即，该处理也相当于图7中的步骤S13的处理。在进行了图案形成后，检查该图案。然后，如图18C所示，例如进行网版印刷而在电路板的表面上形成阻焊层四8、 2990另外，依据需要对阻焊层四8、299进行适当的图案形成。然后，例如进行加热等而使阻焊层四8、299硬化。然后，在依据需要进行了开孔以及外形加工等后，如图19A所示，自挠性电路板13 剥下结构体301、302而将其取出。此时，由于配置有第1分隔件^la、291b，因此易于分离。 这样，通过使挠性电路板13的中央部暴露，在挠性电路板13的正反面(绝缘层的层叠方向)形成供挠性电路板13挠曲(弯曲)的空间(图19A中的区域R11、R12)。由此，能够在刚挠性电路板10的挠性电路板13的部分进行该电路板10的弯折等。在去除了结构体301、302之后，例如，如图19B中虚线所示，残留有导体。依据需要如图19C所示那样例如进行掩模蚀刻而去除该残留的导体。这样，挠性电路板13和第1刚性电路板11以及挠性电路板13和第2刚性电路板 12接合。然后，例如进行化学镀金而形成电极178、179(参照图幻。然后，经过外形加工、 翘曲修正、通电检查、外观检查和最终检查，制成上述图1所示的刚挠性电路板10。本实施方式的制造方法在挠性电路板13未变形的状态、即如上述图1所示那样将挠性电路板13平面展开的状态下，制造刚挠性电路板10。由此，能够在制造刚挠性电路板 10时(特别使在加压工序中)，减轻作用于挠性电路板13的布线图案(导体层132、133) 的应力(stress)等。另外，在制成了刚挠性电路板10后，安装电子零件501、502(参照图 5)，然后在翻折部13a 13c处翻折挠性电路板13，即，使挠性电路板13变形为上述图6所示那样的形态，从而能够使挠性电路板13细长化。以上，说明了本发明的实施方式的刚挠性电路板及其制造方法，但本发明并不限定于上述实施方式。也可以将挠性电路板13形成为图20所示那样的形态。该挠性电路板13具有锯齿状的外形。即，在矩形的挠性电路板13上沿第1刚性电路板11和第2刚性电路板12的连接方向加工有多条切槽14。挠性电路板13在第1刚性电路板11与第2刚性电路板12 之间的区域Rl内自第2刚性电路板12朝向第1刚性电路板11地延伸设置并在第1刚性电路板11的跟前U形转弯，这回朝向第2刚性电路板12地延伸设置并在第2刚性电路板 12的跟前U形转弯，再次朝向第1刚性电路板11地延伸设置。反复上述的设置方式，使挠性电路板13呈锯齿状地遍布矩形的区域Rl的几乎整个区域。挠性电路板13具有翻折部 13a 13f。在翻折部13a 13f处去除了屏蔽层136、137(参照图2)。通过在上述翻折部13a 13f处翻折挠性电路板13，如图21所示使挠性电路板13比翻折前细长。在本例中，挠性电路板13呈台阶状地细长化。采用该种形态，也能获得与图1所示的挠性电路板 13相同的效果。在上述实施方式或变形例中，去除了翻折部13a 13f处的屏蔽层136、137。但是本发明并不限定于此，也可以通过去除其他层、例如覆盖膜138、139而使挠性电路板13变薄，从而易于弯曲。另外，也可以去除2层以上。另外，根据挠性电路板13的材质等，若没有必要形成翻折部，也可以不形成翻折部。在上述实施方式或变形例中，表示了挠性电路板13遍布区域Rl的几乎整个区域的例子(参照图1和图20)。但是本发明并不限定于此，也可以依据用途等，例如缩小挠性电路板13的宽度等，仅将挠性电路板13配置在区域Rl中的规定区域内。如图22所示，除了安装在刚挠性电路板10的表面的电子零件501、502之外，也可以在刚挠性电路板10的内部装入电子零件503。采用该种内置有电子零件的刚挠性电路板 10，能够使电子器件高功能化。在上述实施方式中，可以任意地改变各层的材质、尺寸、层数等。例如也可以代替预浸料地采用RCF(Resin Coated cupper Foil，背胶铜箔)。另外，在上述实施方式中，如上述图4所示，利用保形导通孔(conformal via)分别电连接第1刚性电路板11和挠性电路板13以及第2刚性电路板12和挠性电路板13。 但是本发明并不限定于此，例如，如图23A所示，也可以通孔连接两个电路板。但是，若采用该种构造，由下落等产生的碰撞会集中于通孔的内壁部分，与保形导通孔相比，容易在通孔的肩部产生裂缝。除此之外，例如，如图2 所示，也可以在导通孔116中填充导体117a，而采用填充式导通孔来连接两个电路板。采用该种构造，承受由下落等产生的碰撞的部分是整个导通孔，与保形导通孔相比，不易产生裂缝。此外，也可以在上述保形导通孔内或通孔内填充导电树脂。如图M所示，也可以形成为仅在第1刚性电路板11的芯或第2刚性电路板12的芯的正反面中的一面具有导体(布线层)的刚挠性电路板。也可以使3个以上的刚性电路板与挠性电路板13相连接。另外，如图25所示， 也可以省去第2刚性电路板12地形成为例如挠性电路板13自第1刚性电路板11呈尾巴 (tail)状伸出的构造、所谓的悬臂构造。在图25的例子中，自第1刚性电路板11引出内层图案的一部分，在挠性电路板13的顶端形成端子10a。可以利用该端子IOa电连接其他电路板、设备。在不脱离本发明的主旨的范围内，能够任意地改变上述实施方式的工序的顺序。 另外，也可以依据用途等省略不需要的工序。例如，如图沈所示，也可以调换图7中的步骤S12和步骤S13的顺序。S卩，也可以在图8F的工序中不形成切槽14，而是在进行了图19C的工序之后，如图27所示那样形成切槽14。以上，说明了本发明的实施方式，但应该理解成由于设计上的原因或因其他因素的影响而必须进行的各种修改、组合包含在与“权利要求书”所述的技术方案、“具体实施方式
”所述的具体例所对应的发明范围中。产业上的可利用性本发明能够应用在一部分由挠性基板构成的能弯折的刚挠性电路板以及采用了刚挠性电路板的电子器件中。附图标记说明10、刚挠性电路板；11、第1刚性电路板；12、第2刚性电路板(第2刚性电路板)； 13、挠性电路板；13a 13f、翻折部；14、切槽；14a、顶端(切槽的顶端)；111、第1绝缘层； 112、刚性基材；113、第2绝缘层；114、第2上层绝缘层；115、第4上层绝缘层；116、141、导通孔；117、142、布线图案(导体层)；118、143、引出图案(第2导体图案)；119、146、导通孔 (第1上层导通孔)；120、122、148、149、导体；121、147、导通孔(第2上层导通孔)；120a、 123、148a、150、导体图案(第2导体图案)；176、177、导体图案(第2导体图案)；124、151、 导体图案；125、树脂；131、挠性基材；132、133、导体层(第1导体图案)；134、135、绝缘膜； 136、137、屏蔽层；138、139、覆盖膜；144、第1上层绝缘层；145、第3上层绝缘层；163、通孔 (through hole) ；172、第5上层绝缘层；173、第6上层绝缘层；174、175、导通孔(第3上层导通孔)；178、179、电极J91a、291b、第1分隔件J9^i、292b、第2分隔件；501 503、电子零件。
权利要求
1.一种刚挠性电路板，其特征在于， 该刚挠性电路板包括挠性电路板，其在挠性基材上具有第1导体图案； 刚性电路板，其在刚性基材上具有第2导体图案， 上述第1导体图案和上述第2导体图案彼此电连接； 在上述挠性基材上加工有切槽；通过在上述切槽处翻折上述挠性电路板，使上述挠性电路板比翻折前细长。
2.根据权利要求1所述的刚挠性电路板，其特征在于， 上述切槽的顶端被倒角处理。
3.根据权利要求1所述的刚挠性电路板，其特征在于， 上述挠性电路板具有比其他部分容易弯曲的翻折部；通过在该翻折部进行翻折，使上述挠性电路板比翻折前细长。
4.根据权利要求3所述的刚挠性电路板，其特征在于， 上述挠性电路板具有层叠构造，在上述翻折部去除规定的层。
5.根据权利要求4所述的刚挠性电路板，其特征在于，上述挠性电路板具有层叠构造，该层叠构造含有电磁波的屏蔽层，上述翻折部处的上述屏蔽层被去除。
6.根据权利要求1所述的刚挠性电路板，其特征在于，上述刚性电路板借助上述挠性电路板与第2刚性电路板相连接； 上述挠性电路板遍布上述刚性电路板与上述第2刚性电路板之间的空间的大致整个区域。
7.根据权利要求1所述的刚挠性电路板，其特征在于， 上述挠性电路板和上述刚性基材并列设置；该刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性电路板和上述刚性基材，使上述挠性电路板的至少一部分暴露； 在该绝缘层上形成有导体图案；上述第1导体图案和上述绝缘层上的导体图案利用镀覆膜相连接。
8.一种刚挠性电路板的制造方法，其特征在于， 该方法包括第1工序，准备在挠性基材上具有第1导体图案的挠性电路板； 第2工序，在上述挠性基材上加工切槽；第3工序，在刚性基材上形成与上述第1导体图案电连接的第2导体图案。
9.根据权利要求8所述的刚挠性电路板的制造方法，其特征在于，按照上述第1工序、上述第2工序和上述第3工序的顺序执行该制造方法。
10.根据权利要求8所述的刚挠性电路板的制造方法，其特征在于，按照上述第1工序、上述第3工序和上述第2工序的顺序执行该制造方法。
11.根据权利要求8所述的刚挠性电路板的制造方法，其特征在于，在上述挠性电路板未变形的状态下执行上述第1工序、上述第2工序和上述第3工序。
12.根据权利要求8所述的刚挠性电路板的制造方法，其特征在于，在上述第2工序中，对上述切槽的顶端进行倒角处理。
13.根据权利要求8所述的刚挠性电路板的制造方法，其特征在于， 上述挠性电路板具有层叠构造；该制造方法在上述第1工序后，具有自上述层叠构造去除规定的层而形成翻折部的工
14.根据权利要求8所述的刚挠性电路板的制造方法，其特征在于， 该制造方法在上述第3工序之前，具有下述工序将上述挠性电路板并列地配置在上述刚性基材的旁边；利用绝缘层覆盖上述刚性基材与上述挠性电路板的交界部分，上述第3工序包括如下工序在上述绝缘层上形成上述第2导体图案；形成用于贯穿上述绝缘层的导通孔；通过在上述导通孔中填充导体，电连接上述第1导体图案和上述第2导体图案。
全文摘要
本发明提供一种刚挠性电路板及其制造方法。刚挠性电路板(10)包括挠性电路板(13)，其在挠性基材上具有第1导体图案(132、133)；刚性电路板(11)，其在刚性基材上具有第2导体图案。第1导体图案和第2导体图案彼此电连接，在挠性基材上加工有切槽(14)。通过在切槽(14)处翻折挠性电路板(13)，使挠性电路板(13)比翻折前细长。
文档编号H05K3/46GK102265717SQ20098015265
公开日2011年11月30日 申请日期2009年9月10日 优先权日2008年12月24日
发明者高桥通昌 申请人:揖斐电株式会社