具有功率管理集成电路的芯片封装和相关技术的制作方法

专利名称：具有功率管理集成电路的芯片封装和相关技术的制作方法
具有功率管理集成电路的芯片封装和相关技术本申请要求于2008年12月沈日提交的第61/140，895号美国临时专利申请的优先权，该临时申请被整体引用结合于此。
背景技术：
常规印刷电路板(“PCB”)通常具有各种部件，这些部件具有需要不同电压的不同功率输入。对于具有多个电器件(各自具有潜在不同电压需求)的PCB，普遍使用具有不同输出电压的电源。通常选择这些输出电压以对应于PCB电器件使用的一般电压范围。然而这样的方式消耗数量相当大的能量、增加设计电路的难度并且还具有相当高的成本。目前为了适应许多不同的电压范围，运用尺寸相当大的电压调节器，而且片上调节器并不现实。为了减少所需的能量，一直被使用的一种常用方法是使用多个电压调节器或转换器以修正来自单个电源单元的电压以适应电器件的需要。这些电压调节器或转换器允许进入各电器件的电压对应于该器件的工作电压。PCB上的不同类型的电器件的数目越大，对应电压调节器件的数目就越大，从而进入电器件的电源电压将落在正确的电压范围内。然而这样的电路设计可能利用过多数量的高成本电压调节器器件。而且，必须分离在不同电压调节器之间的电布线，这导致需要更多的金属线路、因此增加了总制造成本。无需赘言，这样的电路设计对于在微观电子产品中使用可能不适合或不经济。此外，虽然使用多个电压调节器而不是多个电源单元可以有效减少浪费的资源数量，但是用来顾及不同电器件的电压调节器的庞大数目使PCB上的电路变得相当复杂。由于信号穿过复杂的布线布置，所以信号响应时间自然更长并且不会即时，这同时降低了功率管理效率。而且，该电路设计还占据了 PCB的大部分，这是对电路路线的低效使用。

发明内容
本公开内容描述了一种解决具有前述弊端的半导体芯片和应用电路。本公开内容的一个方面提供了半导体芯片结构和有关应用电路，其中切换电压调节器或电压转换器使用芯片制作方法集成于半导体芯片内，从而切换电压调节器或电压转换器和半导体芯片组合为一个结构。本公开内容的另一方面向半导体芯片结构及其应用电路提供即时适应电源电压变化的能力从而高效减少瞬态响应时间。本公开内容的另一方面提供一种半导体芯片结构及其应用电路，对于该半导体芯片结构及其应用电路而言使用将这样的半导体芯片与集成电压调节器或转换器一起使用将减少PCB或模板上的电路设计的总难度从而满足降低制造成本和小型化电子产品的需求。本公开内容的示例性实施例可以提供一种包括硅衬底的半导体芯片结构，该硅衬底具有多个器件和成组外部部件。在这一硅衬底上，薄电路结构可以具有钝化层。这一钝化层可以具有多个钝化层开口，这些钝化层开口用于从外部部件或电路到薄电路结构的电连接。器件可以包括有源器件。有源器件的例子可以包括但不限于二极管、P型金属氧化物半导体(MOS)器件(例如M0SFET)、N型MOS器件和/或互补金属氧化物半导体(CMOS) 器件。本公开内容的示例性实施例可以包括由半导体芯片中的先前提到的有源器件制成的电压反馈器件和/或开关控制器。实施例可以类似地包括外部无源部件、例如电阻器、电容器和电感器。本公开内容的示例性实施例可以提供一种从上至下包括至少第一电介质层、第一金属层、第二电介质层和第二金属层的电路结构。第一电介质层可以位于衬底上方，并且在第一电介质层内可以有接触窗。第一金属层可以在第一电介质层上方，并且第一金属层上的每点可以使用对应接触窗电连接到对应器件。第二电介质层可以在第一金属层上方并且可以包含多个通路。第二金属层可以在第二电介质层上方，并且第二金属层上的每点可以通过对应通路电连接到对应第一金属层。聚合物层可以在钝化层上或上方。这一聚合物层可以具有钝化层的开口上方的开口，并且突块底部金属层结构或钝化后金属层可以构造于钝化层开口上面。也根据半导体芯片的不同实施例，可以有突块底部金属层结构中包括的焊料层或焊料润湿层或接线可键合层、阻挡层、金属层和粘合/阻挡层。焊料层的厚度可以根据半导体芯片的封装结构的不同厚度和该封装结构中所用材料。钝化后金属层可以具有与突块底部金属层结构相同的组成或包括粘合/阻挡层和金属层、例如铜或金层。最后，在钝化后金属层上可以有第二聚合物层，并且这一第二聚合物层可以包含允许显露钝化后金属层的开口。本公开内容的实施例也可以提供用于半导体芯片的包括内部电路和外部电路的各种应用电路。可以使用金属电路来电连接内部和外部电路。实施于内部电路中的器件可以是、但是未必限于P型MOS器件、N型MOS器件、CMOS器件、电压反馈器件和/或开关控制器。外部电路的部件可以包括但不限于电阻器、电容器和电感器。内部电路可以在硅衬底中或设置于硅衬底上方，而金属电路和外部电路在电路上方而金属电路在内部电路与外部电路之间。根据本公开内容的半导体芯片和芯片封装可以利用包括但不限于以下技术的封装技术作为封装方法薄型小尺寸封装(TSOP)、小尺寸J引线(SQJ)、四面扁平封装(QFP)、 薄型四面扁平封装(“TQFP”)和球栅阵列(BGA)。此外，使用接线键合或倒装芯片技术，本公开内容中的半导体芯片可以电连接到外界。本公开内容的方面和实施例可以相应提供一种半导体芯片，该半导体芯片具有切换电压调节并且有能力适应各种芯片设计和/或部件所需可变电压，这减少瞬态响应时间、PCB上所用电路路线区域和电路连接的复杂性。这些改进也造成减少半导体器件的总制造成本。将在阅读和理解这里参照附图描述的对示例性实施例的具体描述时理解本公开内容的其它特征和优点。


通过参照附图阅读和理解描述于此的示例性实施例的具体描述，将会理解本发明公开内容的其它特征和优点。其中附图为图1描绘了本公开内容的示例性实施例的电路图；图2是示出了使用频率与输出阻抗之间的关系的曲线图3描绘了根据本公开内容第一实施例的半导体芯片的横截面的示意图；图3A-3E描绘了根据本公开内容第一实施例的半导体芯片的制造工艺；图4描绘了根据本公开内容第二实施例的半导体芯片的横截面的示意图；图4A-4U和4AA-4AM描绘了根据本公开内容第二实施例的半导体芯片的制作工艺；图5描绘了根据本公开内容第三实施例的半导体芯片的横截面的示意图；图5A-5D描绘了根据本公开内容第三实施例的半导体芯片的制作工艺；图6描绘了根据本公开内容第四实施例的半导体芯片的横截面的示意图；图6A-6I描绘了根据本公开内容第四实施例的半导体芯片的制作工艺；图7A描绘了根据本公开内容第五实施例的半导体芯片的横截面的示意图；图7B描绘了根据本公开内容第六实施例的半导体芯片的横截面的示意图；图8-11描绘了根据本公开内容第四实施例的球栅阵列(BGA)封装结构；图12A-12F描绘了根据本公开内容第一、第二、第四和第五实施例的半导体芯片封装结构；图13A-13C描绘了根据本公开内容第三实施例的半导体芯片封装结构；图13D-13F描绘了根据本公开内容第六实施例的半导体芯片封装结构；图14描绘了根据本公开内容第一实施例的半导体芯片的等效电路图；图15描绘了根据本公开内容第二实施例的半导体芯片的等效电路图；图16是示出了图15中的电路的电压与时间之间的关系的曲线图；图17A-17L描绘了根据本公开内容第七实施例的制作工艺；图18A-18Q描绘了根据本公开内容第八实施例的制作工艺；图19A-19B描绘了根据本公开内容第九实施例的制作工艺的侧视图和俯视图；图20A-20B分别描绘了根据本公开内容第十实施例的结构的侧视图和俯视图；图21A-21K描绘了根据本公开内容第十一实施例的制作工艺；图22-23描绘了根据本公开内容的一个示例性实施例的电压放大器件的电路图；图M描绘了根据本公开内容的一个示例性实施例的N型双扩散MOS (DMOS)器件的横截面图；图25示出了根据本公开内容的一个示例性实施例的N型DMOS器件的俯视图；图^5A-26B描绘了根据本公开内容的一个示例性实施例的包括功率管理IC芯片 (具有片上无源器件)的系统内封装或模块的侧视图；图27A-27B描绘了根据本公开内容的一个示例性实施例的包括功率管理IC芯片 (具有片上无源器件)的系统内封装或模块；图^A_28B描绘了根据本公开内容的一个示例性实施例的包括功率管理IC芯片 (具有片上无源器件)的系统内封装或模块；图^A_29B描绘了根据本公开内容的一个示例性实施例的包括功率管理IC芯片 (具有片上无源器件)的系统内封装或模块；图30A-30B描绘了根据本公开内容的一个示例性实施例的包括功率管理IC芯片 (具有片上无源器件)的系统内封装或模块；图31A-31B描绘了根据本公开内容的一个示例性实施例的包括功率管理IC芯片(具有片上无源器件)的系统内封装或模块；图32A-32B描绘了根据本公开内容的一个示例性实施例的包括功率管理IC芯片 (具有片上无源器件)的系统内封装或模块；图33A-3;3B描绘了根据本公开内容的一个示例性实施例的包括功率管理IC芯片 (具有片上无源器件)的系统内封装或模块；图34描绘了根据本公开内容的一个示例性实施例的降压DC-DC切换电压调节器或转换器，该调节器或转换器包括用于输入功率的片上无源器件和具有两个N型切换DMOS 器件的开关控制器；图35描绘了根据本公开内容的一个示例性实施例的降压DC-DC切换电压调节器或转换器，该调节器或转换器包括用于输入功率的片上无源器件和具有P型切换DMOS器件和N型切换DMOS器件的开关控制器；图36描绘了根据本公开内容的一个示例性实施例的升压DC-DC切换电压调节器或转换器，该调节器或转换器包括用于输入功率的片上无源器件和具有两个N型切换DMOS 器件的开关控制器；图37描绘了图34的降压切换电压调节器或转换器的部分横截面图；图38描绘了图36的升压切换电压调节器或转换器的部分横截面图；图39示出了根据本公开内容的一个示例性实施例的运算放大器的电路图；图40描绘了用于实施图34的电路图的具有转换器功能块的电路布局；并且图41描绘了用于实施图35的电路图的具有转换器功能块的电路布局。尽管在附图中描绘了特定实施例，但是这些实施例是示例性的，在本公开内容的范围内，可以设想和实现所示实施例以及其它实施例的变形。
具体实施例方式本公开内容的方面涉及具有在半导体芯片上集成有多个无源器件的半导体芯片结构和有关应用电路。通过使用来自功能不同的半导体芯片的有源器件以匹配在半导体芯片上集成的无源部件，可以在特定电压范围内实现即时电压适配。本公开内容的实施例提供了一种具有图1中所示等效电路结构的半导体芯片结构。在本公开内容的示例性实施例中使用的电路结构1的特征在于该电路结构包括在PC 板的寄生元件14’和芯片封装的寄生元件15’之后构造的电压调节器或也称为转换器12’。 因此，由于电压调节器12’无需承担寄生元件14’和15’的负担，所以与单个芯片集成的电压调节器或转换器允许更高频率下的电路操作。脉频调制(Pulse-frequency-Modulation) 或脉宽调制(Pulse-width-Modulation)可以控制电压调节器或转换器12’以控制占空比。 为了控制占空比，电压调节器或转换器12，的调制频率可以在IK Hz与300M Hz之间，并且优选在IM Hz与100M Hz之间。这一电路结构设计也可以降低制造成本并且简化PCB上的路线设计，这是因为电压调节器12’与对应的电器件16’之间的距离缩短了。简化的路线设计提高了信号递送速度和效率并且解决了高频使用下电压波动大的问题。在图2中示出了负载电流频率与阻抗电阻值之间的关系的例子。接下来，将首先提出半导体芯片结构中的各结构的优选实施例。随后将参照具体实施例提出应用电路。
实施例1图3描绘了由一种类型的半导体基底制成的衬底100。这一衬底可以基于硅、基于砷化镓(GaAs)、基于铟化硅(SHn)、基于锑化硅(SiSb)、基于锑化铟(InSb)或基于锗化硅 (SiGe)，并且多个器件如器件110、112和114位于衬底100中或上方。这些器件110、112和 114可以主要为有源器件，尽管也可以包括无源器件。有源器件包括电压反馈器件、开关控制器或MOS器件、例如ρ沟道MOS器件、η沟道MOS器件、η沟道DMOS器件、ρ沟道DMOS器件、LDMOS, BiCMOS器件、双极结晶体管(BJT)或CMOS。如图3所示，薄电路结构可以设置或位于衬底100上。这一电路结构可以包括第一电介质层150、多个金属层140和至少一个第二电介质层155。对于示例性实施例，第一电介质层150和第二电介质层155的厚度可以在0. 3微米与2. 5微米之间，并且用来制成第一和第二电介质层的材料可以包括含硼的硅酸盐玻璃、氮化硅、氧化硅、氮氧化硅和含碳的低k电介质材料。对于示例性实施例，金属层140的厚度可以在0. 1微米与2微米之间，并且用来制成金属层的材料可以包括铜、铝-铜合金、钽、氮化钽、钨、以及钨合金。器件110、 112、114可以通过穿过第一电介质层150和第二电介质层155的金属触点120和通路130 电连接到金属层140。金属触点120和通路130可以是W塞或Cu塞。此外，可以通过包括镶嵌工艺、电镀、CVD以及溅射等各种方法来形成金属层140。例如，镶嵌工艺、电镀、溅射和 CVD可以用来形成铜金属层140，或者溅射可以用来形成铝金属层140。可以通过化学气相沉积(CVD)形成或由碳纳米管材料形成第一电介质层150和第二电介质层155。钝化层160可位于包括第一电介质层150、金属层140和第二电介质层155的电路结构上方。该钝化层160可以保护上述器件110、112、114和金属层140免受潮湿和金属粒子污染。换而言之，钝化层160可以防止可移动粒子(例如钠离子)、湿气、过渡金属离子 (例如金、银和铜)以及其它杂质穿过并且损坏器件110、112、114和开关控制器，或者钝化层160下面的所有金属层140，其中器件110、112、114可以是MOS器件、η沟道DMOS器件、 ρ沟道DMOS器件、LDM0S、BiCM0S器件、双极晶体管或电压反馈器件。此外，钝化层160通常由氧化硅(例如SiO2)、磷硅酸盐玻璃(PSG)、氮化硅(例如Si3N4)或氮氧化硅组成。钝化层160通常具有0. 3微米至2微米之间的厚度，并且当它包括氮化硅层时，该氮化硅层通常具有超过0. 3微米而小于2微米的厚度。下文描述制造或制作钝化层160的十种示例性方法。当然可以根据本公开内容利用制造或制作钝化层160的其它适当方法。在第一方法中，可以通过使用CVD方法沉积厚度在0. 2与1. 2 μ m之间的氧化硅层并且通过使用CVD方法在氧化硅层上沉积厚度在0. 3与1. 2 μ m之间的氮化硅层来形成钝化层160。在第二方法中，可以通过使用CVD方法沉积厚度在0. 2与1. 2 μ m之间的氧化硅层，接着使用等离子体增强CVD(PECVD)方法在氧化硅层上沉积厚度在0. 05与0. 3微米之间的氮氧化硅层，随后使用CVD方法在氮氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的氮化硅层来形成钝化层160。在第三方法中，可以通过使用CVD方法沉积厚度在0. 05与0. 3 μ m之间的氮氧化硅层，接着使用CVD方法在前述氮氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的氧化硅层， 随后使用CVD方法在前述氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的氮化硅层来形成钝化层160。在第四方法中，可以通过使用CVD方法沉积厚度在0. 2与0. 5 μ m之间的第一氧化硅层，接着使用旋涂方法(spin-coating method)在前述第一氧化硅层上形成厚度在0. 5 与1 μ m之间的第二氧化硅层，接着使用CVD方法在前述第二氧化硅层上沉积厚度在0. 2与
0.5微米之间的第三氧化硅层，随后使用CVD方法在前述第三氧化硅层上沉积厚度为0. 2和
1.2微米的氮化硅层来形成钝化层160。在第五方法中，可以通过使用高密度等离子体CVD(HDP-CVD)方法沉积例如厚度在0. 5与2 μ m之间的氧化硅层来形成钝化层160。可以使用CVD方法在氧化硅层上沉积所需厚度例如0. 2和1. 2微米的氮化硅层。在第六方法中，可以通过沉积所需厚度例如0. 2与3 μ m之间的未掺杂硅化物玻璃 (USG)层来形成钝化层160。接着，可以在前述USG层上沉积所需厚度例如0. 5与3μπι之间的例如四乙基正硅酸盐(“TEOS”)、磷硅酸盐玻璃(“PSG”)或硼磷硅酸盐玻璃(“BPSG”)的绝缘层。随后可以例如通过使用CVD方法在前述绝缘层上沉积所需厚度例如0. 2与1. 2 μ m 之间的氮化硅层。在第七方法中，可以通过使用CVD方法可选地沉积厚度在0. 05与0. 3 μ m之间的第一氮氧化硅层，接着使用CVD方法在前述第一氮氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的氧化硅层，接着使用CVD方法在前述氧化硅层上可选地沉积厚度在0. 05与0. 3 μ m之间的第二氮氧化硅层，接着使用CVD方法在前述第二氮氧化硅层上或氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的氮化硅层，接着使用CVD方法在前述氮化硅层上可选地沉积厚度在 0. 05与0. 3 μ m之间的第三氮氧化硅层，随后使用CVD方法在前述第三氮氧化硅层上或氮化硅层上沉积厚度在0. 2与1. 2 μ m之间的氧化硅层来形成钝化层160。在第八方法中，可以通过使用CVD方法沉积厚度在0. 2与1. 2 μ m之间的第一氧化硅层，接着使用旋涂方法在前述第一氧化硅层上沉积厚度在0. 5与1 μ m之间的第二氧化硅层，接着使用CVD方法在前述第二氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的第三氧化硅层，接着使用CVD方法在前述第三氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的氮化硅层， 随后使用CVD方法在前述氮化硅层上沉积厚度在0. 2与1. 2 μ m之间的第四氧化硅层来形成钝化层160。在第九方法中，可以通过使用HDP-CVD方法沉积厚度在0. 5与2 μ m之间的第一氧化硅层，接着使用CVD方法在前述第一氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的氮化硅层，随后使用HDP-CVD方法在前述氮化硅上沉积厚度在0. 5与2 μ m之间的第二氧化硅层来形成钝化层160。在第十方法中，可以通过使用CVD方法沉积厚度在0. 2与1. 2 μ m之间的第一氮化硅层，接着使用CVD方法在前述第一氮化硅层上沉积厚度在0. 2与1. 2 μ m之间的氧化硅层，随后使用CVD方法在前述氧化硅层上沉积厚度在0. 2与1. 2 μ m之间的第二氮化硅层来形成钝化层160。继续参照图3，钝化层160可以包括多个钝化层开口 165，用于暴露下方的金属层 140的一部分。钝化层开口 165可以是任何所需的和实用的形状，例如圆形、方形、矩形或具有多于五条边的多边形；不同的形状可具有不同的开口尺寸和特性。例如，圆形开口具有由它的直径限定的尺寸，方形开口具有由它的边长限定的尺寸，而具有多于五条边的多边形具有由最常对角线限定的尺寸。金属层140的由钝化层160中的钝化层开口 165暴露的那一部分限定了焊盘166、 167。在焊盘166、167上可选的设有金属帽(图中未示出)，用于保护焊盘166、167免受氧化损坏。该金属帽可以是铝-铜合金、金层、钛钨合金层、钽层、氮化钽层或镍层。例如，当焊盘166、167为铜焊盘时，需要金属帽(例如铝-铜合金)来保护由钝化层开口 165暴露的铜焊盘免受可导致铜焊盘损坏的氧化。另外，当金属帽为铝-铜合金时，阻挡层形成于铜焊盘与铝-铜合金之间。该阻挡层包括钛、钛钨合金、氮化钛、钽、氮化钽、铬或镍。以下方法是在无金属帽时，熟悉该技术的人士应当能够推想出附加金属帽时的类似方法。继续参照图3，突块底部金属层(“UBM”)结构250设置于钝化层开口 165上方。 突块底部金属层结构250的厚度可以按照需要选择，在示例性实施例中其厚度在约1微米与15微米之间。该突块底部金属层结构250可以通过焊料层300连接到外部器件310和 320。焊料层300可以包括金-锡合金、锡-银合金、锡-银-铜合金或其它无铅合金。以锡-银合金为例，可以根据需要调节锡与银比，而最常见的锡/银比为96. 0 97/3. 0 4。 对于示例性实施例，焊料层300的厚度可以在30微米与350微米之间，尽管其它厚度当然也是可以实现的。突块底部金属层结构250可以是TiW/Cu/Ni金属层结构、Ti/Cu/Ni金属结构、Ti/Cu金属结构或Ti/Cu/Ni/Au金属结构。参照图3A-3E，描述了一种用于形成TiW/Cu/Ni/Au突块底部金属层结构250的适当方法。首先如图3A所示，溅射工艺或蒸发工艺可以用来在焊盘166、167和钝化层160上形成厚度在0. 05与0. 5微米之间的TiW粘合/阻挡金属层168，随后使用溅射工艺在该TiW 金属层168上形成厚度在0. 05与1微米之间的铜种子层170(图3B)。接着可以在种子层 170上形成图案化的光致抗蚀剂层172 (图3C)。该图案化的光致抗蚀剂层172可以具有显露种子层170的多个开口 17加。接着使用电镀或无电镀工艺来沉积/形成一个或多个金属层(图3D)。例如可以形成以下层可以分别在图案化的光致抗蚀剂层172的开口 17 中形成⑴所需厚度例如在3与30微米之间的铜金属层174; (ii)所需厚度例如在0.5与 5微米之间的镍层176 ；以及(iii)所需厚度例如在0. 05与1. 5微米之间、优选在0. 05与 0. 2微米之间的金层178。最后去除光致抗蚀剂层172以及种子层170和TiW金属层168 的不在金层178下方的部分(图3E)，从而完成TiW/Cu/Ni/Au突块底部金属层结构250。 这里，可以通过使用含氏504或冊40!1的湿蚀刻溶液来完成Cu种子层170的去除工艺，并且可以通过使用含20 40% H2O2的湿蚀刻溶液来完成TiW粘合/阻挡金属层168的去除工艺。优选的是，用于去除TiW的蚀刻溶液的PH值高于6以防止在TiW的去除期间腐蚀Cu。 当然可以在本公开内容的范围内使用其它适当去除工艺。形成种子层170的其它方式可以是蒸发方法、电镀方法或无电镀方法。优选的是溅射方法。由于种子层170对于在其上构造电路是重要的，所以用于种子层170的材料可以根据在以下工艺中用于电路的材料而变化。例如，如果通过电镀在种子层170上形成由铜材料制成的金属层174，则铜也是用于种子层170的最佳材料。类似地，如果金属层174由金材料制成并且通过电镀形成于种子层170上，则金是用于种子层170的最佳材料。类似地，如果金属层174由钯材料制成并且通过电镀形成于种子层170上，则钯也是用于种子层170的最佳材料。如果金属层174由钼材料制成并且通过电镀形成于种子层170上，则钼也是用于种子层170的最佳材料。如果金属层174由铑材料制成并且通过电镀形成于种子层170上，则铑也是用于种子层170 的最佳材料。类似地，如果金属层174由钌材料制成并且通过电镀形成于种子层170上，则钌也是用于种子层170的最佳材料。如果金属层174由铼材料制成并且通过电镀形成于种子层170上，则铼也是用于种子层170的最佳材料。如果金属层174由银材料制成并且通过电镀形成于种子层170上，则银也是用于种子层170的最佳材料。突块底部金属层结构250的结构可以根据用于形成焊料层300(图3)的方法而变化。例如，如果焊料层300通过电镀方法形成于突块底部金属层结构250上，突块底部金属层结构250优选为TiW/Cu/Ni合金结构或Ti/Cu/Ni合金结构。焊料结构300可以电镀到镍层，TiW或Ti金属层上，通过溅射方法形成于焊盘166、167和钝化层160上，并且可以通过电镀来沉积Cu/Ni。在TiW或Ti金属层与铜层之间可设有通过溅射沉积的铜种子层。在另一例子中，如果由外部器件310和320或通过焊料印刷来提供种子层300，则突块底部金属层结构250可优选为TiW/Cu/Ni/Au或Ti/Cu/Ni/Au结构。通过焊料层300，钝化层开口 165上的突块底部金属层结构250可以电连接到外部器件310和320(图中标为310)。外部器件310和320也可以电连接到钝化层160下方的金属层140，因此外部器件310和320也电连接到器件110、112和114。外部器件310和320可以是无源器件，例如电感器、电容器、电阻器或集成无源器件。在本公开内容的示例性实施例中，外部器件310和320分别包括电容器和电感器。例如，外部器件310可以是电容器而外部器件320可以是电感器，或外部器件310可以是集成无源器件而外部器件320可以是电感器。可以从工业标准尺寸1210、尺寸0603、尺寸0402 或尺寸0201中选择外部器件310和320的尺寸，其中尺寸0201表示0. 02英寸X0. 01英寸，尺寸1210、尺寸0603和尺寸0402可按相同标准推断。一般而言，对于示例性实施例，外部器件310和320可以具有在0. 2mm与5mm之间的长度和在0. Imm与4mm之间的宽度。外部器件310和320可以通过焊料层300的连接直接构造于突块底部金属层结构250上。也可以在对电路进行小片切割过程之前或之后将外部器件310和320装配到衬底100上。最后，在实施例1所示的对电路进行小片切割之后，半导体芯片例如可通过由接线键合制成的铜接线或金接线，或者通过倒装芯片(flip chip)技术制成的焊料电连接到外部电路或电源。例如，铜接线或金接线可通过接线键合技术连接到焊盘167，其中焊盘 167为铜焊盘、铝焊盘、铝帽或镍帽。实施例2参照图4，根据本公开内容第二实施例(“实施例2”)的芯片结构类似于上述第一实施例(“实施例1”)的芯片结构，因此将不重复对一些制造工艺和性质的说明。实施例2 与实施例1之间的不同在于构造在焊盘166b上或上方的突块底部金属层结构260和键合金属层400c。键合金属层400c可以用来通过由接线键合(图中未示出)形成的铜接线或金接线电连接到外部电路。可以通过包括以下方法的适当方法制造实施例2的结构实施例2的制造方法1 参照图4A，集成电路20代表钝化层160下方的所有结构。在集成电路20中还包括衬底100、器件110、112、114、第一电介质层150、金属层140、第二电介质层155、金属触点 120和通路130(图4中示出)。在电路20中，多个钝化层开口 165显露了多个焊盘166a和 166b。参照图4B，粘合/阻挡层22通过使用例如溅射形成于钝化层160以及焊盘166a 和166b上。粘合/阻挡层22的厚度可按照需要选择。在示例性实施例中，该厚度可以在约0. 1微米与约1微米之间，而最佳厚度在0. 3微米与0. 8微米之间。粘合/阻挡层可以选自以下材料或由以下材料组成Ti、TiW、TiN、Ta、TaN、Cr和Mo。Ti和TiW是用于粘合/ 阻挡层的两种优选材料。参照图4C，随后在粘合/阻挡层22上形成所需厚度，例如在约0. 05微米与1微米之间(而最佳厚度在0. 1微米与0. 7微米之间)的种子层M。类似于上述种子层170，用于种子层M的材料可以根据后来形成的金属层的材料而变化。种子层的材料可以例如是 Cu、Au或Ag。Au在该实施例中为优选种子层材料。参照图4D，光致抗蚀剂沈形成于种子层M上，并且通过旋涂、曝光和显影来图案化光阻层沈，从而在光致抗蚀剂层沈中形成多个光致抗蚀剂层开口 ，这些光致抗蚀剂层开口显露种子层M的位于焊盘166b上方的部分。参照图4E，通过电镀、无电镀、溅射或CVD方法在位于光致抗蚀剂层开口中的种子层M上形成键合金属层400c。键合金属层400c由例如铝、金、铜、银、钯、铑、钌、铼或镍这样的材料构成并且可以具有单金属层结构或多金属层结构。键合金属层400c的厚度在1微米与100微米之间，而最佳厚度在1. 5微米与15微米之间。键合金属层400c可以由包括Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和Cu/Ni/Pt的多金属层结构的组合组成。在该实施例中，键合金属层400c优选为由金制成的单层。参照图4F，可以针对图案化的光致抗蚀剂沈以及种子层M的不在金属层400c下面的那些部分进行去除工艺。作为例子，如果种子层M由金制成，则可以通过使用含I2和 KI的溶液来去除种子层24。参照图4G，可以在粘合/阻挡层22和金属层400c上形成适当厚度例如0. 05微米与1微米之间(最佳厚度在0. 1微米与0. 7微米之间)的种子层观。在该实施例中，种子层观的材料优选为铜(Cu)。类似于上述种子层170，用于种子层观的材料将根据后来形成的金属层的材料而变化。参照图4H，光致抗蚀剂层30可以形成于种子层观上，并且通过旋涂、曝光和显影来图案化光致抗蚀剂层30，从而在光致抗蚀剂层30中形成多个光致抗蚀剂层开口 30a，这些光致抗蚀剂层开口显露种子层观的位于焊盘166a上方的部分。参照图41，通过电镀方法在位于光致抗蚀剂层开口 30a中的种子层观上形成金属层32。金属层32可以由铜制成并且可具有所需的例如在约1微米与约100微米之间的厚度，优选厚度在约1. 5微米与约15微米之间。参照图4J，通过电镀方法在位于光致抗蚀剂层开口 30a中的金属层32上形成金属层34。金属层34可以由镍制成并且可具有所需的例如在约0. 1微米与约20微米之间的厚度，优选厚度在1微米与5微米之间。 参照图4K，可以通过电镀方法在位于光致抗蚀剂层开口 30a中的金属层34上形成金属层300。金属层300可以由例如锡、Sn/Ag合金、Sn/In合金、Sn/Ag/Cu合金以及任何其它无铅焊接材料构成，并且具有所需的例如在约5微米与约300微米之间的厚度，优选厚度在20微米与150微米之间。
图4L描绘了图案化的光致抗蚀剂层30以及种子层观和粘合/阻挡层22的不在金属层300下面的部分进行的去除工艺。为了去除由铜制成的种子层观，NH3+或SO42+可以用来蚀刻铜。并且为了去除粘合/阻挡层22，可以使用干蚀刻或湿蚀刻。干蚀刻包括使用反应离子蚀刻或氩溅射蚀刻。另一方面，当使用湿蚀刻时，如果粘合/阻挡层22由Ti/W合金制成，则过氧化氢可以用来去除该层，而如果粘合/阻挡层22由Ti制成，则含HF的溶液可以用来去除该层。与此同时，在金属层300下方的多个金属层例如金属层34、金属层32、 种子层观和粘合/阻挡层22是图4中所示的突块底部金属层结构250，而在金属层400c 下方的种子层观和粘合/阻挡层M是图4中而所示的突块底部金属层结构沈0。在这一实施例的制造中，突块底部金属层结构250可以是TiW/Cu/Ni结构，而突块底部金属层结构 260可以是TiW/Au种子层。参照图4M，焊料层300通过在含少于20ppm的氧的环境中的回流工艺校准成半球形状。参照图4N，外部器件310和外部器件320单独装配于焊料层300上。在该实施例中，外部器件310和320可以是无源器件，这些无源器件可以包括电感器、电容器、电阻器和 /或集成无源器件。在本公开内容的示例性实施例中，外部器件310和320为两个不同的无源器件。例如，外部器件310可以是电容器而外部器件320可以是电感器，或者外部器件 310可以是集成无源器件而外部器件320可以是电感器。外部器件310和320各自可以具有多个触点(图中未示出)。在这些多个触点的表面上设有适合装配于金属层300上的金属。例如，触点的表面可以具有例如含锡层的焊接材料层或者例如金层的焊料润湿层。可以从工业标准尺寸1210、尺寸0603、尺寸0402或尺寸0201中选择外部器件310 和320的尺寸。例如，尺寸0201可以代表0. 02英寸X0. 01英寸，并且可以用相同标准推断尺寸1210、尺寸0603和尺寸0402。一般而言，对于示例性实施例，外部器件310和320 可以具有在0. 2mm与5mm之间的长度、在0. Imm与4mm之间的宽度以及在0. Olmm与2mm之间的高度。以下步骤可以包括切割过程，其中首先将衬底100锯切成多个芯片。接着可以通过接线键合而在焊盘166b上的金属层400c上形成接线37，并且接线37被用于连接到外部电路或电源。接线37可以由铜或金制成。例如，铜或金接线可以通过接线键合技术连接到键合金属层400c，其中键合金属层400c为铜焊盘、铝焊盘、铝帽或镍帽。也可以在对衬底100进行切割之后装配外部器件310和320。实施例2的制造方法2 制造方法2与制造方法1的不同点在于，由外部器件310和320或通过在器件310 和320的装配工艺期间的外部添加来提供焊料层300。换而言之，在用外部器件310和320 装配之前，所形成的结构在突块底部金属层结构250上无焊料层300。下文是对制造工艺的具体描述。从图4B继续并且也参照图40，在粘合/阻挡层22上形成所需厚度例如在约0. 05 微米与约1微米之间(优选最佳厚度在0. 1微米与0. 7微米之间)的种子层38。在该实施例中，种子层38由Cu制成。类似于上述种子层170，用于种子层38的材料将根据后来形成的金属层的材料而变化。参照图4P，光致抗蚀剂层40形成于种子层38上，并且通过旋涂、曝光和显影来图案化光致抗蚀剂层40，从而在光致抗蚀剂层40中形成多个光致抗蚀剂层开口 40a，这些光致抗蚀剂层开口独立地显露种子层M的在焊盘166b和焊盘166a上方的部分。参照图4Q，通过电镀方法在处于光致抗蚀剂层开口 40a中的种子层38上形成金属层42。金属层42由例如金、铜、银、钯、铑、钌、铼或镍这样的材料构成，并且可具有单金属层结构或多金属层结构。金属层42的厚度可以在约1微米与约100微米之间，而最佳优选厚度在1. 5微米与15微米之间。在该实施例中，金属层42可以由铜制成。参照图4R，通过电镀方法在处于光致抗蚀剂层开口 40a中的金属层42上形成金属层44。金属层44可以由镍制成并且可以具有例如在约0. 5微米与约100微米之间的所需厚度，而最佳优选厚度在1微米与5微米之间。参照图4S，通过电镀、无电镀溅射、或CVD方法在处于光致抗蚀剂层开口 40a中的金属层44上形成金属层46。金属层46可以由例如铝、金、银、钯、铑、钌或铼这样的材料构成并且具有例如在约0. 03微米与约2微米之间的所需厚度，而最佳优选厚度在0. 05微米与0. 5微米之间。在该实施例中，金属层46的材料可以是金(Au)。参照图4T，去除工艺可以用来去除图案化的光致抗蚀剂层40以及种子层44和粘合/阻挡层22的不在金属层46下方的部分。为了去除由铜制成的种子层24，含NH3+或 SO42+的溶液可以用来蚀刻铜。为了去除粘合/阻挡层22，可以使用干蚀刻或湿蚀刻。干蚀刻包括使用反应离子蚀刻或氩溅射蚀刻。另一方面，当使用湿蚀刻时，如果粘合/阻挡层22 由Ti/W合金制成，则过氧化氢可以用来去除该层，而如果粘合/阻挡层22由Ti制成，则含 HF的溶液可以用来去除该层。参照图4U，外部器件310和外部器件320可以独立地连接到金属层46上/连接至金属层46。外部器件310和320可以包含焊料层300。或焊料层300可以通过网印方法形成于金属层46上。通过该焊料层300将外部器件310和320装配到金属层46。在该实施例中，外部器件310和320可以是无源器件，例如电感器、电容器、电阻器和/或集成无源器件。在本公开内容的示例性实施例中，外部器件310和320为两个不同无源器件。例如，外部器件310可以是电容器而外部器件320可以是电感器，或者外部器件 310可以是集成无源器件而外部器件320可以是电感器。外部器件310和320各自具有多个触点(图中未示出)。在多个触点的表面上设有适合装配于金属层300上的金属。例如， 触点的表面可以具有焊接材料层或例如金层的焊料润湿层。可以从工业标准尺寸1210、尺寸0603、尺寸0402或尺寸0201中选择外部器件310 和320的尺寸，其中尺寸0201代表0. 02英寸X0. 01英寸，可用相同的标准来推断尺寸 1210、尺寸0603和尺寸0402。一般而言，对于示例性实施例，外部器件310和320可以具有在0. 2mm与5mm之间的长度、在0. Imm与4mm之间的宽度和在0. Olmm与2mm之间的高度。接下来是将衬底100锯切成多个芯片的切割过程。随后，通过接线键合将接线47 传导到焊盘166b上的金属层46，并且接线47可被用于连接到外部电路或电源。接线47可以由铜或金制成。例如，铜或金接线可以通过接线键合技术连接到键合金属层400c，其中键合金属层400c为铜焊盘、铝焊盘、铝帽或镍帽。可以在对衬底100进行切割之后装配外部器件310和320。实施例2的制造方法3 图4AA-4AM描绘了实施例2的第三制造方法。图4AA是沿着图4AB中的线2_2截取的横截面图。集成电路20代表钝化层160下面的所有结构。在集成电路20中还包括衬底100、器件110、112、114、第一电介质层150、金属层140、第二电介质层155、金属触点120 和通路130(图4中示出)，其中钝化层160中的多个钝化层开口 16 和开口 16 显露多个焊盘166a、166b和166ab。优选地，多个金属焊盘166a和166b被设计成矩形形式。参照图4AC，粘合/阻挡层22可以通过使用溅射方法形成于钝化层160，焊盘166a 和166b上。可以按照需要选择粘合/阻挡层22的厚度、例如在0. 1微米与1微米之间，最佳优选厚度在0. 3微米与0. 8微米之间。粘合/阻挡层可以选自于以下材料或由以下材料组成Ti、TiW、TiN、Ta、TaN, Cr和Mo。Ti和/或TiW是用于粘合/阻挡层的优选材料。参照图4AD，随后可以在粘合/阻挡层22上形成所需厚度例如在约0. 05微米与约 1微米之间(最佳优选厚度在0. 1微米与0. 7微米之间)的种子层138。类似于上述种子层170，用于种子层38的材料可以根据后来形成的金属层的材料而变化，种子层38的材料可以是Cu、Au或Ag。Cu在该实施例中为优选种子层材料。参照图4AE，光致抗蚀剂层40可以形成于种子层38上，并且通过旋涂、曝光和显影来图案化光致抗蚀剂层40，从而在光致抗蚀剂层40中形成多个光致抗蚀剂层开口 40a，这些光致抗蚀剂层开口独立地显露种子层38的在焊盘166a和焊盘166b上方的部分。参照图4AF，通过电镀方法在处于光致抗蚀剂层开口 40a中的种子层38上形成金属层42。金属层42可以由例如金、铜、银、钯、铑、钌或铼这样的材料构成。金属层42可具有适当厚度，例如在约1微米与约100微米之间，最佳优选厚度在1. 5微米与15微米之间。 在该实施例中，金属层42优选为单层的铜。参照图4AG，可以通过电镀方法在处于光致抗蚀剂层开口 40a中的金属层42上形成金属层44。金属层44可以由镍制成。可以按照需要选择金属层44的厚度，例如在约0. 1 微米与约10微米之间，最佳优选厚度在0. 5微米与5微米之间。参照图4AH，可以通过电镀、无电镀、溅射或CVD方法在处于光致抗蚀剂层开口 40a 中的金属层44上形成金属层46。金属层46可以由例如金、铜、银、钯、铑、钌或铼这样的材料制成。可以按照需要选择金属层46的厚度，例如在约0. 03微米与约5微米之间，最佳优选厚度在0. 05微米与1. 5微米之间。在该实施例中，金属层46优选为单层的金。参照图4AI，可以通过去除工艺来去除图案化的光致抗蚀剂层40以及种子层38和粘合/阻挡层22的不在金属层46下面的部分。为了去除由铜制成的种子层38，含NH3+或 SO42+的溶液可以用来蚀刻铜。为了去除粘合/阻挡层22，可以使用干蚀刻或湿蚀刻。干蚀刻包括使用反应离子蚀刻或氩溅射蚀刻。另一方面，当使用湿蚀刻时，如果粘合/阻挡层22 由Ti/W合金制成，则过氧化氢可以用来去除该层，而如果粘合/阻挡层22由Ti制成，则含 HF的溶液可以用来去除该层。参照图4AJ，外部器件310可以连接到焊盘166a上方的金属层46上/连接至金属层46。外部器件310可以具有焊料层300。取而代之，焊料层300可以通过网印形成于金属层46上。通过该焊料层300，外部器件310可以装配于金属层46上。参照图4AK-4AM，图4AL是沿着图4AK中的线2_2’截取的横截面图，而图4AM是沿着图4AK中的线2-2截取的横截面图。外部器件320可以连接到焊盘166ab上方的金属层 46。外部器件320同样位于外部器件310上方。外部器件320可以具有焊料层301。取而代之，焊料层310可以通过网印形成于金属层46上。通过该焊料层301，外部器件320可以装配于金属层46上。参照图4AM，可以进行切割工艺以分成各芯片，其中将衬底100锯切成多个芯片。 接着可以通过接线键合在焊盘166b上方的金属层46上形成接线47，并且接线47可以用来连接到外界电路或电源。接线47可以由铜或金制成。例如，铜或金接线可以通过接线键合技术连接到键合金属层400c (图4)，其中键合金属层400c为铜焊盘、铝焊盘、铝帽或镍帽。 可以在对衬底100进行切割之后装配外部器件310和320。实施例3参照图5，示出了与实施例2类似的第三实施例(“实施例3”)，不同点在于连接金属层400的材料和厚度。在实施例3中，在焊盘166a和166b上构造焊料层400。下文是对形成实施例3的结构的描述。实施例3的制造方法实施例3可以从实施例2的制造方法2的图4R继续。参照图5A，焊料层400通过电镀方法形成于光致抗蚀剂层开口 40a中的金属层44上。可以按照需要选择焊料层400 的厚度，例如在约30微米与约350微米之间。用于焊料层400的优选材料包括锡/银、锡 /铜/银以及锡/铅合金。参照图5B，可以使用去除工艺以去除图案化的光致抗蚀剂层40以及种子层38和粘合/阻挡层22的不在焊料层400下面的部分。为了去除由铜制成的种子层38，含NH3+或 SO42+的溶液可以用来蚀刻铜。参照图5C，可以使用与先前针对图4M描述的回流工艺类似的回流工艺，这样，焊料层400将达到熔点并且如图所示聚集成半球形状。参照图5D，外部器件310和外部器件320单独装配到焊盘166a上方的焊料层400。 在该实施例中，外部器件310和320为无源器件，这些无源器件包括电感器、电容器和集成无源器件。在本公开内容中，外部器件310和320为两个不同无源器件。例如，外部器件 310可以是电容器而外部器件320可以是电感器，或者外部器件310可以是集成无源器件而外部器件320可以是电感器。可从工业标准尺寸1210、尺寸0603、尺寸0402或尺寸0201选择外部器件310和 320的尺寸，其中尺寸0201代表0. 02英寸X0. 01英寸，可按照相同标准推断尺寸1210、尺寸0603和尺寸0402。一般而言，外部器件310和320具有在0. 2mm与5mm之间的长度、在 0. Imm与4mm之间的宽度和在0. Olmm与2mm之间的高度。实施例4参照图6，在该实施例揭示的半导体芯片结构中，在钝化层160上可选地形成第一聚合物层200。该第一聚合物层200可以具有所需厚度，例如在约3微米与约25微米之间的厚度。该聚合物层可以由一种或多种适当材料(例如聚酰亚胺(PI)、苯并环丁烯(BCB)、 聚对二甲苯。环氧树脂、人造橡胶和/或有孔电介质材料)制成。下文是对形成实施例4 的结构的描述。实施例4的制造方法参照图6A，集成电路20用来代表钝化层160下方的各种结构。集成电路20包括衬底100、器件110、112、114、第一电介质层150、金属层140、第二电介质层155、金属触点120 和金属通路130(图6中示出)，其中钝化层160具有显露多个焊盘166的多个开口 165。
参照图6B，可以在钝化层160上形成所需厚度例如在约3微米与约25微米之间的光敏聚合物层200。通过旋涂、曝光和显影以及A等离子体灰化或蚀刻来图案化聚合物层 200，从而在聚合物层200中形成多个开口 200a。这些开口 200a显露焊盘166。随后，将聚合物层200加热至例在约150与约390摄氏度之间的温度以固化聚合物层200，从而聚合物层200将硬化。可以从以下材料选择用于聚合物层200的示例性材料聚酰亚胺(PI)、 苯并环丁烯(BCB)、聚苯并恶唑(PBO)、聚对二甲苯、环氧基材料(例如环氧树脂或由瑞士 Renens的Sotec Microsystems提供的photo印oxy SU-8)或人造橡胶(例如硅树脂)或 Asahi glass公司提供的AL-2000。取而代之，聚合物层200可以是固化温度在约130与约 200摄氏度之间或优选在150与190摄氏度之间的含氟聚合物。在示例性实施例中，可以通过在钝化层160和接触焊盘166上旋涂所需厚度例如在约6与约50微米之间的负型光敏聚酰亚胺层来形成聚合物层200。随后可以烘焙、随后曝光所旋涂的聚酰亚胺层。在示例性实施例中可以通过使用具有来自汞蒸汽灯的以下线中的至少两种线的IX步进机或IX接触对准器来进行对烘焙的聚酰亚胺层的曝光波长范围从434至438nm的G线、波长范围从403至407nm的H线以及波长范围从363至367nm的 I线。随后可以用所需波长的例如G线和H线、G线和I线、H线和I线，或者G线、H线和 I线来照射烘焙后的聚酰亚胺层。可以显影所曝光的聚酰亚胺层以形成用于暴露接触焊盘 166的多个开口。随后可以在氮氛围或者无氧氛围中，例如在130与400°C之间的温度内将显影的聚酰亚胺层加热或固化20与150分钟之间。在示例性实施例中，固化的聚酰亚胺层可以具有在3与约25微米之间的厚度。随后可以例如用&等离子体或者含200PPM以下的氟以及含氧的等离子体从接触焊盘166去除残留的聚合材料或其它污染物。因而聚合物层 200可以形成于钝化层160上，并且形成于聚合物层200中的开口 200a暴露接触焊盘166。例如可以在氮氛围中或在无氧氛围中在180与250°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在250与290°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续时间20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在290与400°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续时间20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在200与390°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续时间 20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在130与220°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。在其它实施例中，可以通过在钝化层160和接触焊盘166上旋涂厚度在约3与约 25微米之间的正型光敏聚苯并恶唑层来形成聚合物层200。随后可以烘焙和曝光所旋涂的聚苯并恶唑层。曝光所烘焙的聚苯并恶唑层可以包括使用具有以下线中的至少两种线的IX 步进机或IX接触对准器波长范围从434至438nm的G线、波长范围从403至407nm的H 线和波长范围从363至367nm的I线。对烘焙的聚苯并恶唑层的后续照射可以包括G线和 H线、G线和I线、H线和I线，或者G线、H线和I线照射。随后可以显影所曝光的聚苯并恶唑层以形成暴露接触焊盘166的多个开口。随后可以在氮氛围中或在无氧氛围中例如在约150与约250°C之间并且优选在180与250°C之间，或者在200与400°C之间并且优选在 250与350°C之间的温度范围下将显影的聚苯并恶唑层加热或固化持续约5与约180分钟的时间，优选30与120分钟之间。固化的聚苯并恶唑层优选地具有在约3与约25 μ m之间的厚度。可以例如用A等离子体或者含200PPM以下的氟以及含氧的等离子体从接触焊盘 166去除残留聚合材料或其它污染物。因而可以在钝化层160上形成聚合物层200，并且可以在聚合物层200中形成暴露接触焊盘166的开口 200a。参照图6C，可以通过溅射方法在聚合物层200和焊盘166上形成粘合/阻挡层48。 粘合/阻挡层48的厚度优选在约0. 1微米与约1微米之间，最佳厚度在0. 2微米与0. 5微米之间。粘合/阻挡层48的材料可以是Ti、TiW、TiN, Ta、TaN或上述金属的组合。参照图6D，示出了可具有例如在约0. 05微米与约1微米之间，优选0. 08微米与 0. 5微米之间的适当厚度的种子层50。该种子层50形成于粘合/阻挡层48上。种子层50 的材料在该实施例中优选为金(Au)，但是如上文对种子层170的描述中那样，种子层50的材料可以根据后来形成的金属层的材料而变化。参照图6E，光致抗蚀剂层52形成于种子层50上，并且通过旋涂、曝光和显影来形成图案化的光致抗蚀剂层52，其中在光致抗蚀剂层52上形成有多个光致抗蚀剂层开口 52a，用于显露焊盘166上的种子层50。参照图6F，通过电镀、无电镀、溅射或CVD方法在光致抗蚀剂层开口 5 中的种子层50上形成金属层220。金属层220的材料包括铝、金、铜、银、钯、铑、钌、铼或镍，并且可具有单金属层结构或多金属层结构。金属层220的厚度可以在约2微米与约25微米之间， 最佳优选厚度在3微米与10微米之间。金属层220在形成为多金属层结构时的结构可以包括例如Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和Cu/Ni/Pt这样的组合。在该实施例中，金属层220 优选为单金层。参照图6G，可以使用去除工艺以去除图案化的光致抗蚀剂层52以及种子层50和粘合/阻挡层48的不在金属层220下面的部分。如果种子层50由金制成，则可以通过使用I2加上KI溶液来去除种子层50。另一方面，如果粘合/阻挡层48的材料为TiW，则过氧化氢(H2O2)可以用来去除粘合/阻挡层48。种子层50和粘合/阻挡层48的在金属层220 下方的部分对应于图6中的标号210。参照图6H，可以形成所需厚度例如在约3微米与约25微米之间的光敏聚合物层 230。可以通过旋涂、曝光、显影和O2等离子体灰化或蚀刻在聚合物层230中形成暴露金属层220的多个开口 240a。接着可以加热和固化聚合物层230。适当固化工艺可以在约150 摄氏度与约380摄氏度之间进行。聚合物层230的材料可以选自聚酰亚胺(PI)、苯并环丁烯 (BCB)、聚苯并恶唑(PBO)、聚对二甲苯、环氧基材料(例如环氧树脂或瑞士 Renens的Sotec Microsystems提供的光环氧SU-8)或人造橡胶(例如硅树脂)或Asahi glass公司提供的 AL-2000。取而代之，聚合物层230可以是固化温度在约130与约200摄氏度之间，优选在 150与190摄氏度之间的含氟聚合物。可以通过在聚合物层200和金属层220上旋涂厚度在6与50微米之间的负型光敏聚酰亚胺层来形成聚合物层230。随后可以烘焙和曝光所旋涂的聚酰亚胺层。曝光烘焙的聚酰亚胺层可以包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434至438nm的G线、波长范围从403至407nm的H线以及波长范围从363至367nm 的I线。随后可以照射烘焙的聚酰亚胺层。照射所烘焙的聚酰亚胺层可以包括对烘焙的聚酰亚胺层的G线和H线、G线和I线、H线和I线，或者G线、H线和I线照射。随后可以显影所曝光的聚酰亚胺层以形成暴露金属层220的多个开口。随后可以在氮氛围中或在无氧氛围中例如在约130与约400°C之间的温度范围内将显影的聚酰亚胺层加热或固化持续约 20与约150分钟之间。在示例性实施例中，固化的聚酰亚胺层可以具有在约3与约25微米之间的厚度。可以例如用A等离子体或者含200PPM以下的氟以及含氧的等离子体从暴露的金属层220去除残留聚合材料或其它污染物。可以在聚合物层200和金属层220上形成聚合物层230，并且形成于聚合物层230 中的开口 MOa可以暴露金属层220。例如，可以在氮氛围中或在无氧氛围中在180与250°C 之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之， 可以在氮氛围中或在无氧氛围中在250与290°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在290与 400°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在200与390°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在130 与220°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。可以通过在聚合物层200和金属层220上旋涂厚度在3与25微米之间的正型光敏聚苯并恶唑层来形成聚合物层230。随后可以烘焙并且接着曝光所旋涂的聚苯并恶唑层。 曝光所烘焙的聚苯并恶唑层可以包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434至438nm的G线、波长范围从403至407nm的H线以及波长范围从363至367nm的I线。随后可以照射所烘焙的层。照射所烘焙的聚苯并恶唑层可以包括 G线和H线、G线和I线、H线和I线，或者G线、H线和I线照射。随后可以显影所曝光的聚苯并恶唑层以形成暴露金属层220的多个开口。随后可以在氮氛围中或在无氧氛围中例如在约150与约250°C之间优选在180与250°C之间，或者在约200与约400°C之间并且优选在250与350°C之间的温度范围内对显影的聚苯并恶唑层固化或加热持续约5与约180分钟之间，优选持续30与120分钟之间。在示例性实施例中，固化的聚苯并恶唑层可以具有在3与25 μ m之间的厚度。可以通过适当的工艺从暴露的金属层220去除残留聚合材料或其它污染物。例如用O2等离子体或含200PPM以下的氟以及含氧的等离子体。因而可以在钝化层200和金属层220上形成聚合物层230，并且在聚合物层230中形成暴露金属层220 的开口 Ma。仍然参照图6H，通过开口 MOa显露的金属层220可以形成多个焊盘220a和一个接线键合焊盘220b。焊盘220a可以用来连接到外部器件310和外部器件320，并且接线键合焊盘220b可以通过由接线键合方法形成的接线连接到外部电路或电源。在该实施例中， 外部器件310和320可以是无源器件，这些无源器件包括电感器、电容器和集成无源器件。 在本公开内容中，外部器件310和320为两个不同无源器件。例如，外部器件310可以是电容器而外部器件320可以是电感器，或者外部器件310可以是集成无源器件而外部器件320 可以是电感器。可以从工业标准尺寸1210、尺寸0603、尺寸0402或尺寸0201选择外部器件310和320的尺寸，其中尺寸0201代表0. 02英寸X0. 01英寸，可按照相同标准推断尺寸1210、尺寸0603和尺寸0402。一般而言，外部器件310和320可以具有在0. 2mm与5mm 之间的长度、在0. Imm与4mm之间的宽度和在0. Olmm与2mm之间的高度。参照图61，外部器件310和外部器件320可以独立地连接到焊盘220a。外部器件 310和外部器件320可以包括厚度在30微米与350微米之间的焊料层400，并且可以由例如Sn/Ag、Sn/Cu/Ag、Sn/Au合金或其它有关材料制成。可以通过网印工艺提供焊料层400 而不是在外部器件中包括焊料层400。外部器件310和外部器件320可以通过焊料层400 并借助于使用表面装配技术而连接到焊盘220a。下一步骤可以包括将衬底100锯切成多个芯片的切割过程。随后在接线键合焊盘 220b上通过接线键合来形成接线56，并且接线56用来将接线键合焊盘220b连接到外部电路或电源。接线56可以由铜或金制成。例如，铜或金接线可以通过接线键合技术连接到接线键合焊盘220b，其中接线键合焊盘220b为铜焊盘、铝焊盘、铝帽或镍帽。此外，可在对衬底100进行切割过程之后通过使用表面装配技术来装配外部器件310和320。实施例5参照图7A，在上文提到的四个实施例中的电路结构的焊盘金属166可以由铝制成。在本公开内容的第五实施例(“实施例5”)中，焊盘金属166可以由铜制成。当焊盘金属166由铜制成时，优选地包括有盖层170以便保护由钝化层160的开口显露的焊盘166， 从而使得焊盘166不会因氧化而受损并且可以承受以后的例如接线键合和倒装芯片的工艺。金属盖层170可以是铝-铜层、金层、钛(Ti)层、钛钨合金层、钽(Ta)层、氮化钽(TaN) 层或镍(Ni)层。当金属盖层为铝-铜层时，可以在铜焊盘166与金属盖层170之间形成阻挡层(图中未示出)。在示例性实施例中，这一阻挡层可以是钛、钛钨合金、氮化钛、钽、氮化钽、铬或镍。图7A中的突块底部金属层结构的制造和装配外部器件可以与针对实施例4描述的制造和装配相同。实施例6参照图7B，示出了本公开内容的第六实施例(“实施例6”)。实施例6与第一至第五实施例之间的不同点在于外部器件集成为单个外部器件330。例如外部器件330可以是电容器和电感器的集成无源器件。除了外部器件330之外，制造工艺和材料都与第一至第五实施例相同。因此将不重复相同器件的制造工艺和材料。在上述六个实施例中描述的所有半导体芯片结构都可以封装于如图8-11所示的球栅阵列(BGA)中。图8-11揭示了仅有一个半导体器件的半导体芯片封装结构。图8描绘了用于容纳或封装本公开内容的例如图3中所示实施例1、图4中所示实施例2、图6中所示实施例4和/或图7A中所示实施例5的的芯片结构的封装结构。图8 的封装结构包括通过接线510电连接到BGA衬底500的集成电路20(100)。同样在该附图中，上文提到的芯片器件可以由模制化合物520密封。所示的BGA衬底500具有多个焊球 530并且通过这些焊球530电连接到外界电路。图9描绘了封装结构的另一实施例，该封装结构用于保持或封装根据图5中所示实施例3的芯片封装。集成电路20(100)通过焊料层400a电连接到BGA衬底500。随后， 上文提到的器件由模制化合物520密封，并且BGA衬底500通过焊球530电连接到外界电路。模制化合物520可以是聚合物，例如环氧树脂或聚酰亚胺化合物。在图10和图11中，图8和图9中所示的外部器件310被替换为(例如实施例6 中的)集成无源器件330。在图10中，集成电路20(100)通过接线510电连接到BGA衬底 500，而在图11中，它通过焊料层400a电连接到BGA衬底500。除了上文提到的BGA封装结构之外，本公开内容可以适应或符合常用封装形式，例如薄型小尺寸封装(“TS0P”)、小尺寸J引线(“SQJ”)、四面扁平封装(“QFP”)、薄型四面扁平封装(“TQFP”)或其它常用引线框封装形式。如图12A-12F和图13A-13F中所示，集成电路20(100)可以构造在引线框600上，该引线框可以由铜或铜合金制成，并且可以具有在约100微米与约2000微米之间的厚度。图12A-12C描绘了适合于封装根据图3的实施例1、图4的实施例2、图5的实施例4以及图6A的实施例5的芯片结构的封装结构。如图12A-12C所示，集成电路20(100) 通过接线610电连接到引线框600。上文提到的器件随后通过模制化合物620密封，但是暴露引线框600的引线。这些引线随后连接到外界电路。在图12D-12F中，图12A-12C中的外部器件310和320被替换为集成器件330(如实施例6那样)。图13A-13C示出了图5的实施例3的另一封装结构。集成电路20 (100)通过焊料层400b电连接到引线框600，并且上文提到的器件随后通过模制化合物620密封，但是暴露引线框600的引线。这些引线随后连接到其它外界电路。模制化合物620是聚合物，例如环氧树脂或聚酰亚胺化合物。在图13D-13F中，图14A-14C中的外部器件310和320被替换为集成电路330 (如实施例6那样)至此，上文已经描述了半导体的芯片结构。下文是对与半导体芯片结构对应的应用电路的描述和说明。前述应用电路包括均集成于单个半导体芯片的集成电路、外部电路和金属连接。在图14中示出了简化的等效电路。在图14中示出了电压反馈器件1112，包括开关控制器11 Ha和开关MOS 1114b、IlHe的开关电路。在图14中还示出了电感器1320和电容器1310，其中电感器1320和电容器1310相连接，并且电压反馈器件1112电连接在电感器1320与电容器1310之间。该电压反馈器件1112可以反馈电感器1320与电容器1310 之间的电压信号。在图14揭示的电路中，电源输入端1311使用半导体芯片的接触焊盘上的接线键合引线或焊料层而向在半导体芯片的钝化层下面的MOS 1114b输入功率。反馈器件1112随后取得在电感器1320与电容器1310之间穿过的电压信号，并且将该电压信号回传至开关控制器1114a。开关控制器1114a随后使用该信号来判断半导体芯片上的两个MOS 1114b 和IlHe的接通和关断定时，以使得开关控制器1114a调节MOS 1114b和IlHe的占空比并且因此调节输出端1313的电压。在本公开内容中，电感器1320、电容器1310、开关控制器 111 和电压反馈器件1112构成电压调节器或转换器。因此根据半导体芯片的不同工作电压范围，与半导体芯片集成的电压调节器可以使用所述需机构立即调节电压，使用最短传送路径以向半导体芯片传送电力，从而使得半导体芯片电源的电压能快速地调节至特定电压范围。MOS 1114b可以被替换为DM0S、LDM0S或双极晶体管。MOS IlHc也可以被替换为 DM0S、LDM0S或双极晶体管。电压反馈器件1112可以是动态电压缩放的函数。开关控制器 1114a可以包括脉频调制器或脉宽调制器以控制占空比，其中为了控制占空比，开关控制器 1114a的调制频率在IK Hz与300M Hz之间，优选在IM Hz与100M Hz之间。根据图14中所示电路结构和本公开内容的半导体芯片结构，由于本公开内容中的无源器件都集成于具有有源器件的半导体衬底上方，因此多个电子器件可以容易相互连接。图15示出了连接在一起的多个无源器件和半导体芯片的等效电路，其中所有开关 MOS 1114f、1114h、1114j、1114g、1114i、1114k 以及电感器 1320a、1320b 和 1320c 连接至电容器1310、电压反馈器件1112以及开关控制器1114a。因此当输入焊盘1110被输入电力时，电压反馈器件1112获取电感器1320a、1320b、1320c与电容器1310之间的电压信号并且向开关控制器11 Ha发送电压反馈信号。开关控制器11 Ha随后判断将何时独立地接通或关断 MOS 1114f、1114g、1114h、1114i、1114 j、1114k。开关控制器 1114a 控制开关 MOS 1114f、1114g、1114h、1114i、1114j、1114k的占空比和通-断相位，以便微调输出端1313的电压电平。当开关控制器 1114a 控制 MOS 1114f、1114g、1114h、1114i、1114j、1114k 时，将生成至少两个不同的通-断相位。如图16所示，示出了图15中的电路在每一开关MOS设有不同切换相位时的输出结果，其中输出电压脉动可通过使切换MOS的通-断相位不同而最小。因此本公开内容的实施例提供了一种功率电压更稳定的半导体芯片。所有MOS 1114f、1114h、1114j、1114g、 1114i、1114k可以被替换为DMOS、LDMOS或双极晶体管。实施例7图17A-17L示出了具有电感器和电容器的片上调节器或转换器的制造工艺，其中通过使用钝化后压花工艺(post-passivation embossing)来制造电感器，以及通过使用表面装配技术来连接电容器。参照图17A，集成电路20代表钝化层160下面的所有结构。在集成电路20中还包括衬底10、器件110、112、114、第一电介质层150、金属层140、第二电介质层155、金属触点 120和金属通路130(例如图7A中所示)，其中钝化层160中的多个钝化层开口 16 显露多个焊盘166a、166b和166c。参照图17B，通过溅射在钝化层160以及接触焊盘166a、166b和166c上形成粘合 /阻挡层401。粘合/阻挡层401的厚度可以在约0. 1微米与约1微米之间，优选最佳厚度在0. 3微米与0. 8微米之间。粘合/阻挡层401的材料优选为TiW或Ti或Ti/TiW。参照图17C，形成所需厚度例如在约0. 05微米与约1微米之间(优选最佳厚度在 0. 08微米与0. 7微米之间)的种子层402。种子层402可以通过溅射形成于粘合/阻挡层 401上。在该实施例中，种子层402优选由金制成。然而如上文所述，种子层402的材料可以根据后来形成的金属层的材料而变化。参照图17D，光致抗蚀剂层404形成于种子层402上，并且通过旋涂、曝光和显影来图案化光致抗蚀剂层404，从而在光致抗蚀剂层404中形成多个光致抗蚀剂层开口 40 ,这些光致抗蚀剂层开口单独显露种子层402的在焊盘166a、166b和166c上方的部分。参照图17E，通过电镀、无电镀、溅射或CVD方法在处于光致抗蚀剂层开口 40 中的种子层402上形成键合金属层406。键合金属层406由例如铝、金、铜、银、钯、铑、钌、铼或镍这样的材料制成，并且可以具有单金属层结构或多金属层结构。可按照需要选择键合金属层406的厚度，例如在约1微米与约100微米之间，最佳优选厚度在1. 5微米与15微米之间。多金属层结构的组合可以包括Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和Cu/Ni/Pt。在该实施例中，键合金属层406优选为由金制成的单层。参照图17F，可以使用去除工艺以去除图案化的光致抗蚀剂层404以及种子层402和粘合/阻挡层401的不在金属层406下面的部分。可以通过使用含KI加上I2溶液的溶剂来去除种子层402的由金制成的部分，而如果粘合/阻挡层层401的材料为TiW，则可以通过使用含过氧化氢(H2O2)的溶剂来去除粘合/阻挡层401。参照图17G，在去除图案化的光致抗蚀剂层404以及种子层402和粘合/阻挡层 401的不在金属层406下面的部分之后，键合金属层406在钝化层160上至少形成一个电感器器件408、多个接线键合焊盘410和多个连接焊盘412。接线键合焊盘410形成于焊盘166a上，而接触焊盘412形成于焊盘166c上，并且电感器器件408形成于钝化层160和焊盘166b上。图17F是图17G中水平线2-2的横截面图。多个电感器器件408也可以如图17H中所示那样形成于钝化层160上或上方，但是在图17F中仅示出了一个电感器器件 408。参照图171和17J，可以通过包括旋涂工艺、层叠工艺、网印工艺或喷涂工艺在多个接线键合焊盘410上、多个接触焊盘412上、钝化层160上以及电感器408上形成聚合物层414，聚合物层414中的多个开口位于焊盘410和412上方并且暴露焊盘410和412。聚合物层414可以具有例如在约3与约25微米之间并且优选在5与15微米之间的所需厚度， 并且聚合物层414的材料可以包括苯并环丁烯(BCB)、聚酰亚胺(PI)、聚苯并恶唑(PBO)或环氧树脂。参照图17J，可以通过旋涂、曝光和显影、蚀刻以及O2等离子体灰化来形成聚合物层414，并且该聚合物层414被图案化为具有显露多个接线键合焊盘410、多个接触焊盘412 的多个开口 414a，聚合物层144还覆盖电感器器件408。随后在150与380摄氏度之间的温度范围内固化聚合物层414。聚合物层414的材料可以选自聚酰亚胺(PI)、苯并环丁烯 (BCB)、聚苯并恶唑(PBO)、聚对二甲苯、环氧基材料(例如环氧树脂或瑞士 Renens的Sotec Microsystems提供的光环氧SU-8)或人造橡胶(例如硅树脂)或Asahi glass公司提供的AL-2000。如果聚合物层414由聚酰亚胺制成，则它优选为酯型聚酰亚胺。聚合物层414 优选是光敏的，这样可使用光刻来图案化聚合物层414。聚合物层414可以具有例如在约5 微米与约50微米之间，最佳优选厚度在10微米与20微米之间的所需厚度。取而代之，聚合物层414可以是固化温度在约130与约200摄氏度之间或优选在150与190摄氏度之间的含氟聚合物。在一些应用中，可以通过在接线键合焊盘410上、在接触焊盘412上、在钝化层160 上以及在电感器408上旋涂厚度在6与50微米之间的负型光敏聚酰亚胺层来形成聚合物层414。随后可以烘焙、接着曝光所旋涂的聚酰亚胺层。曝光所烘焙的聚酰亚胺层可以包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434至438nm 的G线、波长范围从403至407nm的H线和波长范围从363至367nm的I线。随后可以照射所烘焙的层。照射所烘焙的聚酰亚胺层可以包括G线和H线、G线和I线、H线和I线，或者G线、H线和I线照射。随后可以显影所曝光的聚酰亚胺层以形成暴露焊盘410和412的多个开口。随后可以固化或加热聚酰亚胺层。固化或加热所显影的聚酰亚胺层可以在氮氛围中或在无氧氛围中在约130与约400°C之间的温度范围内持续约20与约150分钟之间。 对于示例性实施例，固化的聚酰亚胺层具有在约3与约25微米之间的厚度。可以例如用O2 等离子体或含200PPM以下的氟并且含氧的等离子体从焊盘410和412去除残留聚合材料或其它污染物。
可以在钝化层160和电感器408上形成聚合物层414，并且形成于聚合物层414中的开口 41 暴露焊盘410和412。例如可以在氮氛围中或在含氧氛围中在180与250°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在250与290°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在290与400°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在200与390°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在130与220°C 之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。对于其它应用，可以通过在接线键合焊盘410上、在接触焊盘412上、在钝化层160 上以及在电感器408上旋涂厚度在约3与约25微米之间的正型光敏聚苯并恶唑层来形成聚合物层414。随后可以烘焙和曝光所旋涂的聚苯并恶唑层。曝光所烘焙的聚苯并恶唑层可以包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434 至438nm的G线、波长范围从403至407nm的H线和波长范围从363至367nm的I线。随后可以照射所烘焙的层。照射所烘焙的聚苯并恶唑层可以包括G线和H线、G线和I线、H 线和I线，或者G线、H线和I线照射。随后可以显影所曝光的聚苯并恶唑层以形成暴露焊盘410和412的多个开口。随后可以加热或固化所显影的聚苯并恶唑层。例如可以在氮氛围中或在无氧氛围中，在约150与约250°C优选180与250°C之间，或者在200与400°C之间优选在250与350°C之间的温度范围内加热或固化持续5与180分钟之间并且优选30与 120分钟之间。在示例性实施例中，固化的聚苯并恶唑层可以具有在3与25 μ m之间的厚度。可以用化等离子体或含200ΡΡΜ以下的氟并且含氧的等离子体从焊盘410和412去除残留聚合材料或其它污染物。因而可以在钝化层160和电感器408上形成聚合物层414，并且形成于聚合物层414中的开口 41 暴露焊盘410和412。参照图17K和图17L，切割过程可以用来将衬底100、钝化层160和聚合物层414 切割成多个半导体芯片600。半导体芯片600上的多个接线键合焊盘401可以通过由接线键合工艺形成的接线416连接到外部电路或电源。接线416可以由铜或金制成。例如铜或金接线可以通过接线键合技术连接到接线键合焊盘410，其中接线键合焊盘410为铜焊盘、 铝焊盘、铝帽或镍帽。接触焊盘412随后可以通过表面装配技术(SMT)用焊料层420连接到电容器器件418，其中电容器器件418通过集成电路20中的金属层140连接到电感器器件408。当然可以在装配电容器之后进行切割过程。实施例8的制造方法和结构1 图18A-18M描绘了根据本公开内容第八实施例(“实施例8”)的具有电感器和电容器的另一片上调节器或转换器的制造工艺。可以通过使用钝化后压花工艺来制成电感器，并且可以通过使用表面装配技术来连接电容器。参照图18A，集成电路20代表钝化层160下面的所有结构。在集成电路20中还包括衬底100、器件110、112、114、第一电介质层150、金属层140、第二电介质层155、金属触点 120和通路130(例如图7A中所示)。钝化层160中的多个钝化层开口 16 显露多个焊盘 166a、166b 和 166c。参照图18B，在钝化层160以及焊盘166a、166b和166c上可形成聚合物层421。可以通过旋涂、曝光和显影、蚀刻以及A等离子体灰化来形成聚合物层421，并且该聚合物层 421被图案化为具有多个显露多个焊盘166a、166b和166c的开口 421a。随后可以在例如约150与约380摄氏度之间的温度范围内固化聚合物层421。聚合物层414的材料可以选自聚酰亚胺(PI)、苯并环丁烯(“BCB”)、聚苯并恶唑(“ΡΒ0”)、聚对二甲苯、基于环氧的材料(例如环氧树脂或瑞士 Renens的Sotec Microsystems提供的光环氧SU-8)或人造橡胶 (例如硅树脂)或Asahi glass公司提供的AL-2000。如果聚合物层421由聚酰亚胺制成， 则它优选为酯型聚酰亚胺。聚合物层421优选是光敏的，这使得能使用光刻来图案化聚合物层421。聚合物层421可以具有例如在约5微米与约50微米之间，最佳优选厚度在10微米与25微米之间的所需厚度。取而代之，聚合物层421可以是固化温度在约130与约200 摄氏度之间，优选在150与190摄氏度之间的含氟聚合物。在一些应用中，可以通过在钝化层160和焊盘166a、166b和166c上旋涂厚度在6 与50微米之间的负型光敏聚酰亚胺层来形成聚合物层421。可以烘焙、随后曝光所旋涂的聚酰亚胺层。曝光所烘焙的聚酰亚胺层可以包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434至438nm的G线、波长范围从403至407nm的H线和波长范围从363至367nm的I线。随后可以照射所烘焙的聚酰亚胺层。照射所烘焙的聚酰亚胺层可以包括使用G线和H线、G线和I线、H线和I线，或者G线、H线和I线照射。 随后可以显影所曝光的聚酰亚胺层以形成暴露焊盘166a、166b和166c的多个开口。随后可以进行固化或加热。固化或加热所显影的聚酰亚胺层可以包括在氮氛围中或在无氧氛围中使用约130与约400°C之间的温度持续约20与约150分钟之间。在示例性实施例中，固化的聚酰亚胺层具有在3与25微米之间的厚度。可以例如用&等离子体或含200PPM以下的氟并且含氧的等离子体从焊盘166a、166b和166c去除残留聚合材料或其它污染物。因而可以在钝化层160上形成聚合物层421，并且形成于聚合物层421中的开口 421a暴露焊盘 166a、166b 和 166c。对于实施例8的固化工艺的例子，可以在氮氛围中或在含氧氛围中在180与250°C 之间的温度范围内将显影的聚酰亚胺层固化或加热20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在250与290°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在290与400°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在200与390°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在130与220°C 之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。 对于其它应用，可以通过在钝化层160和焊盘166a、166b和166c上旋涂厚度在约 3与约25微米之间的正型光敏聚苯并恶唑层来形成聚合物层421。随后可以烘焙所旋涂的聚苯并恶唑层。接着可以曝光所烘焙的旋涂聚苯并恶唑层。曝光所烘焙的聚苯并恶唑层可以包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434至 438nm的G线、波长范围从403至407nm的H线和波长范围从363至367nm的I线。随后可以照射所烘焙的层。照射所烘焙的聚苯并恶唑层可以包括使用例如来自汞灯的G线和H 线、G线和I线、H线和I线，或者G线、H线和I线照射。随后可以显影所曝光的聚苯并恶唑层以形成暴露焊盘166a、166b和166c的多个开口。随后可以发生固化。固化或加热所显影的聚苯并恶唑层可以包括在氮氛围中或在无氧氛围中加热至约150与约250°C之间优选 180与250°C之间，或者在200与400°C之间优选250与350°C之间，并持续5与180分钟之间并且优选持续30与120分钟之间。固化的聚苯并恶唑层优选具有在约3与约25 μ m之间的厚度。随后例如可以用A等离子体或含200PPM以下的氟并且含氧的等离子体从焊盘 166a、166b和166c去除残留聚合材料或其它污染物。通过这一工艺可以在钝化层160上形成聚合物层421，并且形成于聚合物层421中的开口 421a暴露焊盘166ει、16^和166c。参照图18C，可以通过溅射在聚合物层421和焊盘166a、16 和166c上形成粘合/ 阻挡层422。该粘合/阻挡层422可以具有在0. 1微米与1微米之间，最佳优选厚度在0. 3 微米与0. 8微米之间的厚度。粘合/阻挡层422的材料可以是钛、钛-钨合金、氮化钛、铬、 钽、氮化钽或上述材料的化合物。粘合/阻挡层422的材料优选为TiW或Ti或Ti/TiW。参照图18D，随后通过溅射在粘合/阻挡层422上形成例如厚度在0. 05微米与1 微米(优选0. 08微米与0. 7微米之间)之间的种子层424。在该实施例中，种子层4M优选由金制成。然而如上文已经描述的那样，种子层424的材料可以根据此后形成的金属层的材料而变化(或选择)。参照图18E，光致抗蚀剂层似6可以形成于种子层似4上，并且通过旋涂、曝光和显影来图案化光致抗蚀剂层似6从而在光致抗蚀剂层426中形成多个光致抗蚀剂层开口 426a，这些光致抗蚀剂层开口独立地显露种子层424的在焊盘166a、166b和166c上方的部分。参照图18F，可以通过电镀、无电镀、溅射或CVD方法在处于光致抗蚀剂层开口 426a中的种子层上形成键合金属层428。键合金属层4 可以由例如铝、金、铜、银、钯、铑、 钌、铼和/或镍这样的材料构成并且可以具有单金属层结构或多金属层结构。键合金属层 428的厚度可以例如在约1微米与约100微米之间，最佳优选厚度在约1. 5微米与约15微米之间。层似8可以由形成Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和Cu/Ni/Pt等的多层结构的多金属层的组合制成。在该实施例中，键合金属层4 优选为单层的金。参照图18G，可以使用去除工艺以去除图案化的光致抗蚀剂层4 以及种子层424 和粘合/阻挡层422的不在金属层4 下面的部分。种子层4M在由金制成时可以通过使用含KI加上I2溶液的溶剂来去除，而如果粘合/阻挡层422的材料包括TiW则可以通过使用含过氧化氢(H2O2)的溶剂来去除层422。参照图18H，在去除图案化的光致抗蚀剂层426以及种子层4M和粘合/阻挡层 422的不在金属层4 下面的部分之后，键合金属层4 可以在聚合物层421上形成一个或多个电感器器件430 (仅示出了一个)、多个接线键合焊盘432和多个接触焊盘434。接线键合焊盘432形成于焊盘166a上，而接触焊盘434形成于焊盘166c上，并且电感器器件 430形成于钝化层160和焊盘166b上或上方。图18G是沿图18H中的线2_2指示的切割平面方向上的横截面图。如图181中所示，在聚合物421上还可以形成多个电感器器件430。参照图18J，可以通过使用旋涂在电感器器件430、多个接线键合焊盘432、多个接触焊盘434和聚合物层421上形成聚合物层436。参照图18K，通过曝光和显影、蚀刻以及&等离子体灰化，聚合物层436可以形成显露多个接线键合焊盘432、多个接触焊盘434但隐藏电感器器件430的多个开口 436a。 随后可以在150与380摄氏度之间的温度范围内固化聚合物层436。聚合物层436的材料可以选自聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、聚对二甲苯、基于环氧的材料(例如环氧树脂或瑞士 Renens的Sotec Microsystems提供的光环氧SU-幻或人造橡胶 (例如硅树脂)或Asahi glass公司提供的AL-2000。如果聚合物层436由聚酰亚胺制成， 则它优选为酯型聚酰亚胺。聚合物层436优选是光敏的，这使得能使用光刻来图案化聚合物层436。在示例性实施例中，聚合物层436可以具有例如在约5微米与约50微米之间。 最佳厚度在10微米与20微米之间。聚合物层436可以是固化温度在约130与约200摄氏度之间或优选在150与190摄氏度之间的含氟聚合物。在一些应用中，可以通过在金属层4 上、在电感器430上以及在聚合物层421上旋涂厚度在6与50微米之间的负型光敏聚酰亚胺层来形成聚合物层436。接着可以烘焙所旋涂的聚酰亚胺层。随后可以曝光所旋涂的聚酰亚胺层。曝光所烘焙的聚酰亚胺层可以包括包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434至 438nm的G线、波长范围从403至407nm的H线和波长范围从363至367nm的I线。随后可以照射聚酰亚胺层。照射所烘焙的聚酰亚胺层可以包括使用例如来自汞灯源的G线和H 线、G线和I线、H线和I线，或者G线、H线和I线照射。随后可以显影并曝光所烘焙的聚酰亚胺层以形成暴露焊盘432和434的多个开口。随后可以进行固化。可以在氮氛围中或在无氧氛围中在例如约130与约400°C之间的温度范围内进行固化或加热所显影的聚酰亚胺层并持续20与150分钟之间。在示例性实施例中，固化的聚酰亚胺层可以具有在约3与约25微米之间的厚度。可以例如用&等离子体或含约200PPM以下的氟并且含氧的等离子体从焊盘432和434去除残留聚合材料或其它污染物。因而在金属层4 上、在电感器430 上以及在聚合物层421上形成聚合物层436，并且形成于聚合物层436中的开口 436a暴露焊盘432和434。对于适当固化工艺的例子，可以在氮氛围中或在含氧氛围中在180与250°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在250与290°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在290与400°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在200与390°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在含氧氛围中在130与220°C 之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。对于其它应用，可以通过在金属层4 上、在电感器430上以及在聚合物层421上旋涂厚度在3与25微米之间的正型光敏聚苯并恶唑层来形成聚合物层436。随后可以烘焙和曝光所旋涂的聚苯并恶唑层。曝光所烘焙的聚苯并恶唑层可以包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434至438nm的G线、波长范围从 403至407nm的H线和波长范围从363至367nm的I线。可以照射所烘焙的层。照射所烘焙的聚苯并恶唑层可以包括G线和H线、G线和I线、H线和I线，或者G线、H线和I线照射。可以显影所曝光的聚苯并恶唑层以形成暴露焊盘432和434的多个开口。随后可以向显影的聚苯并恶唑层施加固化步骤/工艺。固化或加热所显影的聚苯并恶唑层可以包括在氮氛围中或在无氧氛围中使用约150与约250°C之间并且优选在180与250°C之间，或者在 200与400°C之间并且优选在250与350°C之间的温度持续5与180分钟之间并且优选30与120分钟之间。对于示例性实施例，固化的聚苯并恶唑层可以具有在约3与约25μπι之间的厚度。可以例如用A等离子体或含200ΡΡΜ以下的氟并且含氧的等离子体从焊盘432 和434去除残留聚合材料或其它污染物。通过这样的工艺可以在金属层4 上、在电感器 430上以及在聚合物层421上形成聚合物层436，并且形成于聚合物层436中的开口 436a 暴露焊盘432和434。参照图18L-18M，切割过程可以用将衬底100、钝化层160、聚合物层421和聚合物层436切割成多个半导体芯片600。半导体芯片600上的多个接线键合焊盘432可以通过由接线键合工艺形成的接线416连接到外部电路或电源。接线416可以由铜或金制成。例如铜或金接线可以通过接线键合技术连接到接线键合焊盘432，其中接线键合焊盘432为铜焊盘、铝焊盘、铝帽或镍帽。接触焊盘434随后可以通过表面装配技术(SMT)用焊料层 420连接到电容器器件418，其中电容器器件418通过集成电路20中的金属层140连接到电感器器件430。当然可以在装配电容器之后进行切割过程。实施例8的制造方法和结构2 继续参照图18K并且也参照图18N-180，电感器430和焊盘166b可以设置于接触焊盘434与焊盘166c之间。参照图18P和图18Q，切割过程可以用来将衬底100、钝化层160、聚合物层421和聚合物层436切割成多个半导体芯片600。半导体芯片600上的多个接线键合焊盘432可以通过由接线键合工艺形成的接线416连接到外部电路或电源。接线416可以由铜或金制成。例如铜或金接线可以通过接线键合技术连接到接线键合焊盘432，其中接线键合焊盘 432为铜焊盘、铝焊盘、铝帽或镍帽。接触焊盘434随后可以通过表面装配技术(SMT)用焊料层420连接到电容器器件418，其中电容器器件418通过金属层4 或集成电路20中的金属层140连接到电感器器件430。实施例9参照图19A-19B，示出了与实施例8类似的第九实施例(“实施例9”)，主要不同点在于接线键合焊盘432和焊盘166a的位置。在实施例8中，接线键合焊盘432位于焊盘 166a正上方，但是在该实施例(“实施例9”)中，接线键合焊盘432不在焊盘166a正上方。 因此接线键合焊盘432的位置可以根据要求来调节而不限于在焊盘166a正上方的区域。实施例10参照图20A-20B，示出了第十实施例(“实施例10”)。这一实施例与实施例8类似，不同点在于由聚合物层436中的多个开口 436a显露的电感器器件的连接焊盘438。连接焊盘438使用由接线键合工艺制成的接线416来连接到外部电路或电源。实施例11参照图21A-21K，描绘了第十一实施例(“实施例11”)。在图中，集成电路20代表钝化层160下面的所有结构。在集成电路20中还包括衬底100、器件110、112、114、第一电介质层150、金属层140、第二电介质层155、金属触点120和金属通路130(例如图7A中所示)，其中钝化层160中的多个钝化层开口 16 显露多个焊盘166a、166b和166c (未示出焊盘166a)。参照图21B，通过溅射在钝化层160以及接触焊盘166^16 和166c上形成粘合 /阻挡层401。粘合/阻挡层401的厚度在0. 1微米与1微米之间，最佳厚度在0. 3微米与0. 8微米之间。粘合/阻挡层401的材料优选为TiW或Ti或Ti/TiW。参照图21C，可以通过溅射在粘合/阻挡层401上形成厚度在约0. 05微米与约1 微米之间(最佳优选厚度在0.08微米与0.7微米之间)的种子层402。在这一实施例，种子层402优选由金制成，然而种子层402的材料可以根据此后形成的金属层的材料而变化。参照图21D，光致抗蚀剂层404可以形成于种子层402上，通过旋涂、曝光和显影来图案化光致抗蚀剂层404，从而在光致抗蚀剂层404中形成多个独立地显露种子层402的在焊盘166a、16 和166c上方的部分的光致抗蚀剂层开口 4(Ma。参照图21E，可以例如通过电镀、无电镀、溅射或CVD方法在处于光致抗蚀剂层开口 40 中的种子层402上形成键合金属层406。键合金属层406可以由例如铝、金、铜、银、 钯、铑、钌、铼或镍这样的材料构成并且可以具有单金属层结构或多金属层结构。键合金属层406的厚度优选在约1微米与约100微米之间，最佳优选厚度在1. 5微米与15微米之间。 层406可以是多个金属层的组合，这些金属层形成例如包括Cu/Ni/Au、Cu/Au、Cu/Ni/Pd和 /Cu/Ni/Pt的多层结构。在该实施例中，键合金属层406优选为由金制成的单层。参照图21F，可以使用去除工艺/步骤以去除图案化的光致抗蚀剂层404以及种子层404和粘合/阻挡层401的不在金属层406下面的部分。可以通过使用含I2的溶剂来去除种子层402的由金制成的部分，而如果粘合/阻挡层401的材料为TiW，则可以通过使用含过氧化氢(H2O2)的溶剂来去除层401。在去除图案化的光致抗蚀剂层404以及种子层404和粘合/阻挡层401的不在键合金属层406下面的部分之后，键合金属层406可以形成多个接线键合焊盘440和多个接触焊盘442。可以通过键合金属层406连接接线键合焊盘440和多个接触焊盘442。参照图21G，例如可以通过使用旋涂法在多个接线键合焊盘440、多个接触焊盘 442以及钝化层160上形成聚合物层444。参照图21H，可以通过曝光和显影以及&等离子体灰化将聚合物层444图案化为具有显露多个接线键合焊盘440和多个接触焊盘442的多个开口 4Ma。随后在例如约150 与约380摄氏度之间的温度范围内固化聚合物层444。聚合物层444的材料可以选自聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、聚对二甲苯、基于环氧的材料(例如环氧树脂或瑞士 Renens的Sotec Microsystems提供的光环氧SU-8)或人造橡胶(例如硅树脂)或Asahi glass公司提供的AL-2000。如果聚合物层444由聚酰亚胺制成，则它优选为酯型聚酰亚胺。聚合物层444优选是光敏的，以便随后允许使用光刻来图案化聚合物层 444(随后进行的蚀刻工艺将是不必要的)。在示例性实施例中，聚合物层444具有在约5 微米与约50微米之间，最佳优选10微米与25微米之间的所需厚度。取而代之，聚合物层 444可以是固化温度在130与200摄氏度之间或在150与190摄氏度之间的含氟聚合物。在一些应用中，可以通过在钝化层160和金属层406上旋涂厚度在6与50微米之间的负型光敏聚酰亚胺层来形成聚合物层444。随后可以烘焙、随后曝光聚酰亚胺层。曝光所烘焙的聚酰亚胺层可以包括使用具有以下线中的至少两种线的IX步进机或IX接触对准器波长范围从434至438nm的G线、波长范围从403至407nm的H线和波长范围从363 至367nm的I线。随后可以照射该层。照射所烘焙的聚酰亚胺层可以包括利用例如例子汞灯的G线和H线、G线和I线、H线和I线，或者G线、H线和I线照射。随后可以显影所曝光的聚酰亚胺层以形成暴露焊盘440和442的多个开口。随后可以进行固化工艺。固化或加热所显影的聚酰亚胺层可以在氮氛围中或在无氧氛围中使用约130与约400°C之间的温度持续约20与约150分钟之间。在示例性实施例中，固化的聚酰亚胺层可以具有在3与25 微米之间的厚度。随后可以例如用A等离子体或含约200PPM以下的氟并且含氧的等离子体从焊盘440和442去除残留聚合材料或其它污染物。通过这样的工艺可以在钝化层160 和金属层406上形成聚合物层444，并且形成于聚合物层444中的开口 44 暴露焊盘440 和 442。适当切割工艺的例子可以包括在氮氛围中或在无氧氛围中在180与250°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在250与290°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在四0与400°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在200与390°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。取而代之，可以在氮氛围中或在无氧氛围中在130与220°C之间的温度范围内将显影的聚酰亚胺层固化或加热持续20与150分钟之间。在其它实施例中，可以通过在钝化层160和金属层406上旋涂厚度在约3与约25 微米之间的正型光敏聚苯并恶唑层来形成聚合物层444。随后可以烘焙和曝光所旋涂的聚苯并恶唑层。曝光所烘焙的聚苯并恶唑层可以包括使用具有以下线中的至少两种线的IX 步进机或IX接触对准器波长范围从434至438nm的G线、波长范围从403至407nm的H 线和波长范围从363至367nm的I线。可以照射所烘焙的层。照射所烘焙的聚苯并恶唑层可以包括例如使用汞灯源的G线和H线、G线和I线、H线和I线，或者G线、H线和I线照射。其它辐射源当然也可以用于本公开内容的该实施例以及其它实施例。随后可以显影所曝光的聚苯并恶唑层以形成暴露焊盘440和442的多个开口。随后可以施加固化工艺。固化或加热所显影的聚苯并恶唑层可以在氮氛围中或在无氧氛围中在约150与约250°C之间并且优选在180与250°C之间，或者在200与400°C之间并且优选在250与350°C之间的温度范围内进行并持续约5与约180分钟之间并且优选30与120分钟之间。在示例性实施例中，固化的聚苯并恶唑层可以具有在约3与约25 μ m之间的厚度。随后可以例如用化等离子体或含约200ΡΡΜ以下的氟并且含氧的等离子体从焊盘440和442去除残留聚合材料或其它污染物。通过这样的工艺可以在钝化层160和金属层406上形成聚合物层44，并且形成于在聚合物层444中的开口 44 暴露焊盘440和442。参照图21I-21J，切割过程可以用来将衬底100、钝化层160和聚合物层444切割成多个半导体芯片600。半导体芯片600上的多个接线键合焊盘440可以通过由接线键合工艺形成的接线416连接到外部电路或电源。接线416可以由铜或金制成。例如铜或金接线可以通过接线键合技术连接到接线键合焊盘440，其中接线键合焊盘440为铜焊盘、铝焊盘、铝帽或镍帽。接触焊盘440随后可以通过表面装配技术(SMT)用焊料层420连接到电容器器件446，其中电容器器件446通过集成电路20中的金属层140连接到电感器器件448。 图21J描绘了沿图21K中的线2-2所示的切割平面的横截面图。当然可以在装配电容器之后进行切割过程。根据实施例10和实施例11的器件和结构可被用于具有图22和图23的电路图所示的升压(St印-up)型电压器件中。在图22中，电源输入端2240连接到电感器2320，电感器2320通过晶体管2114d连接到电容器2310，电压反馈器件2112连接到功率输出端 2110，而开关控制器211 连接到电压反馈器件2112和开关晶体管2114b。在操作中，当通过功率输入端2240输入功率时，开关控制器211 接收电压反馈器件2112的电压信号并且控制开关晶体管2114b的接通和关断定时，从而提升电源输出端2110的电压电平。电感器2320与电容器2310、电压反馈器件2112、开关晶体管2114b以及晶体管2114d —起通过前述制造工艺形成片上电压调节器或转换器。MOS器件2114b可以被替换为DM0S、LDM0S 或双极晶体管。MOS器件2114d也可以被替换为DMOS、LDMOS或双极晶体管。电压反馈器件2112可以提供动态电压缩放功能。图23与图22之间的不同在于图23的电路图由多个电感器2320、电容器2310、 开关晶体管2114g、开关晶体管2114i、晶体管2114h以及晶体管2114f构成。开关控制器 211 用来接收电压反馈器件2112的电压信号并且控制开关晶体管2114g和开关晶体管 2114 的占空比及相位，由此提升功率输出端2110的电压电平。与图22的电路图比较，图 23的电路图可以更精确和高效地调节输出电压。晶体管2114g可以被替换为DMOS、LDMOS 或双极晶体管。晶体管2114i可以被替换为DMOS、LDMOS或双极晶体管。晶体管2114f可以被替换为DM0S、LDM0S或双极晶体管。晶体管2114h可以被替换为DM0S、LDM0S或双极晶体管。现在参照图M-25，示出了根据本公开内容一个实施例的N型DMOS器件。图对示出了 N型DMOS器件的横截面图，而图25示出了 N型DMOS器件的俯视图。图M-25中所示的元件描述如下
3110=N井或轻度掺杂的N型半导体区；
3115轻度掺杂的P型半导体区；
3120场隔离区、由氧化物填充的浅沟槽隔离或LOCOS隔离；
3125=DMOS的源极、重度掺杂的P型半导体区；
3130=DMOS的漏极、重度掺杂的N型半导体区；
3135=DMOS的源极、重度掺杂的N型半导体区；
3140=DMOS的源极、轻度掺杂的N型半导体区；
3145=DMOS的源极上的金属硅化物，包括硅化Ni、硅化Co或硅化Ti ；
3150=DMOS的栅极氧化物，包括；
3155栅极间隔物，包括氧化硅、氮掺杂的氧化硅或氮化硅；
3160=DMOS的漏极上的金属硅化物，包括硅化Ni、硅化Co或硅化Ti ；
3165=DMOS的金属触点；以及
3170:DM0S的栅极，包括硅、硅化Ni、硅化Co、硅化Ti、硅化W、硅化Mo、TiN, Ta、
^Ν、Α1、Α1Ν、Ι、·或 Ti。图26Α-26Β描绘了根据本公开内容的一个示例性实施例的系统内封装或模块的侧视图，该封装内封装或模块包括具有片上无源器件的功率管理IC芯片3210a或3210b。图27A-27B描绘了根据本公开内容的一个示例性实施例的系统内封装或模块，该系统内封装或模块包括具有片上无源器件的功率管理IC芯片3210a或3210b。图^A_28B描绘了根据本公开内容的一个示例性实施例的系统内封装或模块，该系统内封装或模块包括具有片上无源器件的功率管理IC芯片3210a或3210b。
图^A_29B描绘了根据本公开内容的一个示例性实施例的系统内封装或模块，该系统内封装或模块包括具有片上无源器件的功率管理IC芯片3210a或3210b。图30A-30B描绘了根据本公开内容的一个示例性实施例的系统内封装或模块，该系统内封装或模块包括具有片上无源器件的功率管理IC芯片3210a或3210b。图31A-31B描绘了根据本公开内容的一个示例性实施例的系统内封装或模块，该系统内封装或模块包括具有片上无源器件的功率管理IC芯片3210a或3210b。图32A-32B描绘了根据本公开内容的一个示例性实施例的系统内封装或模块，该系统内封装或模块包括具有片上无源器件的功率管理IC芯片3210a或3210b。图33A-3;3B描绘了根据本公开内容的一个示例性实施例的系统内封装或模块，该系统内封装或模块包括具有片上无源器件的功率管理IC芯片3210a或3210b。图26A至33B中所示的元件包括3000 可以由例如BT、FR4、玻璃、硅、陶瓷、Cu布线、Ni/Au焊盘或聚酰亚胺等适当材料制成的封装或模块的衬底；3210a:组合有片上无源器件的功率管理芯片，包括电压调节、电压转换、动态电压缩放、电池管理或充电的功能。片上无源器件包括电感器、电容器或电阻器。芯片3210a可被用于接线键合工艺；3210b 组合有片上无源器件的功率管理芯片，包括电压调节、电压转换、动态电压缩放、电池管理或充电的功能。片上无源器件包括电感器、电容器或电阻器。芯片3210b可被用于倒装芯片工艺；3230 通过接线键合工艺形成的键合接线，其中接线可以是Au接线、Cu接线或Al 接线；3235 包装材料，例如模制化合物、环氧树脂或聚酰亚胺；3240 IC芯片，例如逻辑芯片、DRAM芯片、SRAM芯片、闪存芯片或模拟芯片；3245 IC芯片、例如逻辑芯片、DRAM芯片、SRAM芯片、闪存芯片或模拟芯片；3250 粘合材料，例如银环氧树脂或聚酰亚胺；3255 =BGA焊球，例如锡-铅合金、锡-银合金、锡-银-铜合金、锡-铋合金或锡-铟合金；3310 功率管理芯片封装的衬底，包括引线框、BT、FR4、玻璃、硅、陶瓷、Cu布线、 Ni/Au焊盘或聚酰亚胺；3320 金属连接，包括Cu层、Ni层、Au层或焊料层，例如锡-铅合金、锡-银合金、 锡-银-铜合金、锡-铋合金或锡-铟合金；3330 IC芯片，例如逻辑芯片、DRAM芯片、SRAM芯片、闪存芯片或模拟芯片；3335 包装材料，例如模制化合物、环氧树脂或聚酰亚胺；3340 IC芯片，例如逻辑芯片、DRAM芯片、SRAM芯片、闪存芯片或模拟芯片；3350 下层填充材料，包括环氧树脂或聚酰亚胺；以及3360 金属凸起，包括厚度在10与100微米之间的电镀铜层、具有厚度在5与30微米之间的电镀金层的金层，或者厚度在10与350微米之间的金层(例如锡-铅合金、锡-银合金、锡-银-铜合金、锡-铋合金或锡-铟合金)。金属凸起可以包括位于叠加芯片上的例如钛、氮化钛或钛-钨合金的粘合层、位于粘合层上的铜种子层、位于铜种子层上的厚度在10与100微米之间的电镀铜层、位于电镀铜层上的电镀或无电镀镍层，以及位于电镀或无电镀镍层上的厚度在10与100微米之间的例如锡-铅合金、锡-银合金、锡-银-铜合金、锡-铋合金或锡-铟合金的焊料层，其中焊料层键合到下层衬底。图34描绘了根据本公开内容的一个示例性实施例的降压(st印-down)DC-DC切换电压调节器或转换器，其包括片上电容器1310、片上电感器1320、用于输入功率的片上输入电容器32u、具有两个N型切换DMOS器件3114b和3114e的开关控制器或电路1114a。如提到的那样，图34示出了降压DC/DC切换电压调节器或转换器，其包括片上电容器1310、片上电感器1320、用于输入功率的片上输入电容器32u、具有两个N型切换DMOS 器件3114b和3114e的开关控制器或电路1114a。图34中所示的具有与图14中所示元件相同标号的元件可以参照上文关于图14的讨论。钝化层160上形成的片上电容器1310和片上电感器1320的布置可以参照上文在所有实施例中描述的那样进行讨论，例如图3、4、 4N、4U、4AJ、4AK、4AL、4AM、5、5D、6、6I和7A中所示的表面装配式电容器310和电感器320的布置、图7B中所示的表面装配式集成无源器件330的布置、图17F-17L、18M、18Q、19A、20A 中所示的内置式电感器418或430和表面装配式电容器418的布置，以及图21J中所示的表面装配式电容器446和电感器448的布置。与图21H中的焊盘440对应的输出焊盘1313 可以通过钝化层160上方的金属迹线(由图21H和21J中所示的金属层401、402和406的左段提供)连接到与图2IJ中的电感器448对应的电感器1320和与图21J中的电感器446 对应的电容器1310。输出焊盘1313还可以通过钝化层160下方的由电镀铜或溅射铝制成的金属迹线连接到电感器1320和电容器1310。用于输入功率的片上输入电容器32u的布置可以参照片上电容器1310的布置，例如图3、4、4N、4U、4AJ、4AK、4AL、4AM、5、5D、6、6I和7A 中所示的表面装配式电容器310的布置、将电感器1320以及电容器1310和32u集成的图 7B中所示的表面装配式集成无源器件330的布置、图17F-17L、18M、18Q、19A、20A中所示的表面装配式电容器418的布置以及图21J中所示的表面装配式电容器446的布置。图35描绘了根据本公开内容的一个示例性实施例的降压DC-DC切换电压调节器或转换器，其包括片上电容器1310、片上电感器1320、用于输入功率的片上输入电容器 32u、具有P型切换DMOS器件3115b和N型切换DMOS器件311 k的开关控制器或电路1114a。如提到的那样，图35示出了降压DC-DC切换电压调节器或转换器，其包括片上电容器1310、片上电感器1320、用于输入功率的片上输入电容器32u、具有P型切换DMOS器件311 和N型切换DMOS器件3115e的开关控制器或电路1114a。图35中所示的具有与图14中所示元件相同标号的元件可以参照上文关于图14的讨论。钝化层160上方的片上电容器1310和片上电感器1320的布置可以参照上文各实施例描述的那样，例如图3、4、4N、 4U、4AJ、4AK、4AL、4AM、5、5D、6、6I和7A中所示的表面装配式电容器310和电感器320的布置、图7B中所示的表面装配式集成无源器件330的布置、图17F-17L、18M、18Q、19A、20A中所示的内置式电感器418或430和表面装配式电容器418的布置，以及图21J中所示的表面装配式电容器446和电感器448的布置。所示的输出焊盘1313可以与图21H中的焊盘440 对应并且可以通过钝化层160上方的金属迹线(由图21H和21J中所示金属层401、402和 406的左段提供)连接到与图21J中的电感器446对应的电感器1320和与图21J中的电感器446对应的电容器1310。输出焊盘1313也可以通过钝化层160下方的由电镀铜或溅射铝制成的金属迹线连接到电容器1310和电感器1320。用于输入功率的片上输入电容器32u的布置类似于(并且可以参照)片上电容器1310的布置，例如图3、4、4N、4U、4AJ、4AK、 4AL、4AM、5、5D、6、6I和7A中所示的表面装配式电容器310的布置、将电感器1320以及电容器1310和32u集成的图7B中所示的表面装配式集成无源器件330的布置、图17F-17L、 18M、18Q、19A、20A中所示的表面装配式电容器418的布置，以及图21J中所示的表面装配式电容器446的布置。图36描绘了根据本公开内容的一个示例性实施例的升压DC-DC切换电压调节器或转换器，其包括片上电容器2310、片上电感器2320、用于输入功率的片上输入电容器 32u、具有两个N型切换DMOS器件311 和3116e的开关控制器或电路2114a。如提到的那样，图36示出了升压DC-DC切换电压调节器或转换器，其包括片上电容器2310、片上电感器2320、用于输入功率的片上输入电容器32u、具有两个N型切换DMOS 器件311 和3116e的开关控制器或电路2114a。图36中所示元件类似于图22中所示元件并且被示出具有与图22中所示元件相同的标号。钝化层160上形成的片上电容器2310 和片上电感器2320的布置可以参照上文针对其它实施例的描述，例如图3、4、4N、4U、4AJ、 4AK、4AL、4AM、5、5D、6、6I和7A中所示的表面装配式电容器310和电感器320的布置、图7B 中所示的表面装配式集成无源器件330的布置、图17F-17L、18M、18Q、19A、20A中所示的内置式电感器418或430和表面装配式电容器418的布置，以及图21J中所示表面装配式电容器446和电感器448的布置。与图2IH中的焊盘440对应的输出焊盘2110可以通过钝化层160上方的金属迹线(由图21H和21J中所示金属层401、402和406的左段提供)连接到与图21J中的电感器446对应的电容器2310。输出焊盘2110也可以通过钝化层160 下方的由电镀铜或溅射铝制成的金属迹线连接到电容器2310。用于输入功率的片上输入电容器32u的布置可以参照片上电容器1310的布置，例如图3、4、4N、4U、4AJ、4AK、4AL、4AM、5、 5D、6、6I和7A中所示的表面装配式电容器310的布置、将电感器2320以及电容器2310和 32u集成的图7B中所示的表面装配式集成无源器件330的布置、图17F-17L、18M、18Q、19A、 20A中所示的表面装配式电容器418的布置，以及图21J中所示的表面装配式电容器446 的布置。图34-36中所示的N型DMOS器件3114b、3114e、3115e、3116b和3116e类似于图 24-25所示的DMOS器件。图37示出了图34中所示降压切换电压调节器或转换器的部分横截面图。图38 示出了图36中所示升压切换电压调节器或转换器的部分横截面图。图37和38中所示的元件具有与图M、25、34和36中所示元件相同的标号。图37和38中所示的附加元件描述如下3180 钝化层中的开口，其中开口可以具有在0. 1与20微米之间、在0.5与30微米之间或在0. 1与200微米之间的宽度。如下文参照图40讨论的那样，运算放大器32g、32j、3^c和32ο可以由图40中所示运算放大器电路实施或实现。图39中所示的元件描述如下33a、33b、33c、33f 和 33g =PMOS 器件；33h、33i 和 33 j =NMOS 器件；33d:电阻器；以及33e:栅极-硅电容器。图40示出了实现图34的电路图的转换器的功能块。图41示出了实现图35的电路图的转换器的功能块。图40和41中所示的元件具有与图24、25、34、35和37中所示元件相同的标号。图40和图41中所示元件如下1114a =MOSFET驱动器，通过转换器控制逻辑的反冲；1310 用于输出功率的去耦合电容器。该电容器的电容可以在IyF与IOOyF之间、在0. IpF与50mH之间或在IpF与ImF之间；1311 用于功率级的输入电压焊盘；1313 用于输出电压节点的焊盘；1320:开关电感器。该电感器的电感可以在0. InH与IOmH之间、在IOOnH与IOmH 之间或在InH与IOOnH之间；3114b :N 型 DMOS 器件；3114e :N 型 DMOS 器件；3115b P 型 DMOS 器件；311 :N 型 DMOS 器件；31c 用于控制电路的电源焊盘；FB 来自输出端的反馈电压；31e 用于芯片赋能的焊盘；31f 用于功率良好指示的焊盘；3Ig:用于输出电压跟踪输入的焊盘。在内部参考电压低于0.6V时，向该焊盘施加的信号被用来补偿内部参考电压；31h:用于电路接地的焊盘；31i 用于固定频率PWM(脉宽调制)操作或用于使器件与外部时钟信号同步的焊盘。当管脚=高电位时，器件被强制进入1. 5MHz固定频率的PWM操作。当管脚=低电位时， 器件；31j 用于转换器的接地焊盘；31q:片上电容器，其中片上输入电容器31q的布置可以参照片上电容器1310的布置，例如图3、4、4N、4U、4AJ、4AK、4AL、4AM、5、5D、6、6I和7A中所示的表面装配式电容器310 的布置，将电感器1320以及电容器1310、32u和31q集成的图7B中所示的表面装配式集成无源器件330的布置，图17F-17L、18M、18Q、19A、20A中所示的表面装配式电容器418的布置以及图21J中所示的表面装配式电容器446的布置；31r用于反馈电压的电阻器
31s用于反馈电压的电阻器
32a=NMOS ；
31b锁相环形电路；
32c锯齿波电路；
32d=Vout发生器；
32e高侧电流感测；
32f求和比较器；
32g误差放大器；
32h:回路补偿32i 模拟软启动；32j 脉冲调制器，包括脉宽调制比较器、脉冲频率调制电路；32k 脉频/脉宽调制转换电路；32m:低侧电流感测；32η 带隙欠电压切断和热停机；32ο:输出电压跟踪；32p =NMOS 器件；32s 由虚线3 包围的这些元件形成于芯片中；32t:由虚线32t包围的这些元件形成于芯片的钝化层160(前文所示)之下。虚线32t以外的这些元件形成于芯片的钝化层160(前文所示)上方，并且包括片上切换调节器或转换器的如下部分，该部分具有包括片上电感器1320和片上电容器1310的片上输出滤波器；32u 用于输入功率的片上输入电容器。其电容可以在InF与100 μ F之间；32ν:切换电路；以及32w:输出滤波器。 电感器1320可以通过形成于钝化层160上或上方的Cu布线层连接到电容器1310 和31q以及电阻器31s，其中Cu布线层可以包含厚度在3与30微米之间或在2与50微米之间的电镀铜。示例性实施例应用电路和芯片如图26A、26B、27A、27B、28A、28B、29A、29B、30A、30B、31A、31B、32A、32B、33A 和 33B (示出了包括功率管理IC芯片3210a或3210b (具有片上无源器件)的系统类封装或模块)所示，例如参照图14、15、22、23、34-36和39-41示出和描述的上述电路以及图3、4、4N、 4U、4AK、4AL、4AM、5、6、6I、7A、7B、17L、18M、18Q、19A、19B、20A、20B、21J* 21K 中提及的结构可以通过用于接线键合工艺的功率管理IC芯片3210a或者通过用于倒装芯片键合工艺的功率管理IC芯片3210b来实施或实现。例如，如图3所示的在钝化层160上方包括片上电容器310和片上电感器320的整个结构可被用于图^A、27AJ8AJ9A、30A、31A、32A和/或32A中所示的芯片3210a，并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230可以键合到由图3所示的钝化层160中的开口 165所暴露的金属焊盘。对于另一例子，如图4或4N所示的在钝化层160上方包括片上电容器310和片上电感器320的整个结构可被用于图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的芯片3210a，并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线 3230可以键合到图4或4N中所示钝化层160中的开口所暴露的焊盘16 上方的键合金属层400c，其中接线键合式接线3230可以是图4N中所示的接线键合式接线37。另一例子是，如图4U或4AM所示在钝化层160上方包括片上电容器310和片上电感器320的整个结构可被用于图^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片 3210a,并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230 可以键合到图4U或4AM中所示钝化层160中的开口所暴露的焊盘166b上方的金属层46，其中接线键合式接线3230可以是图4U或4AM中所示的接线键合式接线47。此外，如图6、61或7A中所示，在钝化层160上方包括片上电容器310和片上电感器320的整个结构可被用于图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的芯片 3210a,并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230 可以键合到图6、61或7A中所示聚合物层230中的开口 240所暴露的金属层220，其中接线键合式接线3230可以是图61中所示的接线键合式接线56。另外，如图7B中所示在钝化层160上方包括电容器和电感器的整个结构可被用于图 26A、27A、28A、29A、30A、31A、32A 和 / 或 33A 中所示的芯片 3210a,并且图 26A、27A、28A、 29A.30A.3ΙΑ、32A和/或33A中所示的接线键合式接线3230可以键合到聚合物层230中的开口所暴露的金属层220，其中接线键合式接线3230可以是图7B中所示接线键合式接线 56。此外，如图17L中所示在钝化层160上方包括片上电感器408和电容器418的整个结构可被用于图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的芯片3210a，并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230可以键合到图17L中所示的聚合物层414中的开口所暴露的金属焊盘410，其中接线键合式接线3230 可以是接线键合式接线416。作为另一例子，如图18M所示在钝化层160上方包括片上电感器430和片上电容器418的整个结构可被用于图^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片 3210a,并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230 可以键合到图18M中所示聚合物层436中的开口所暴露的键合金属层428，其中接线键合式接线3230可以是图18M中所示接线键合式接线416。此外，如图18Q中所示在钝化层160上方包括片上电感器430和片上电容器418 的整个结构可被用于图^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片3210a，并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230可以键合到图18Q中所示的聚合物层436中的开口所暴露的键合金属层428，其中接线键合式接线 3230可以是图18Q中所示接线键合式接线416。对于另一例子，如图19A所示在钝化层160上方包括片上电感器430和片上电容器418的整个结构可被用于图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的芯片 3210a,并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230 可以键合到图19A中所示的聚合物层436中的开口所暴露的接线键合焊盘432，其中接线键合式接线3230可以是图19A中所示接线键合式接线416。另外，如图20A所示在钝化层160上方包括片上电感器430和片上电容器418的整个结构可被用于图^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片3210a，并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230可以键合到图20A中所示聚合物层436中的开口所暴露的键合金属层428，其中接线键合式接线3230 可以是图20A中所示接线键合式接线416。此外，如图21J所示在钝化层160上方包括片上电感器448和片上电容器446的整个结构可被用于图^A、27AJ8AJ9A、30A、31A、32A和/或33A中所示的芯片3210a，并且图26A、27A、28A、29A、30A、31A、32A和/或33A中所示的接线键合式接线3230可以键合到图21J中所示的聚合物层444中的开口所暴露的键合焊盘440，其中接线键合式接线3230 可以是图21J中所示接线键合式接线416。作为另一例子，如图3中所示在钝化层160上方包括片上电容器310和片上电感器320的整个结构可被用于图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的芯片 3210b，并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金属凸起3360可以形成于由图3中所示的钝化层160中的开口 165所暴露的金属焊盘上，以便将芯片3210b键合到衬底3310或3000。另外，如图4或4N中所示的在钝化层160上方包括片上电容器310和片上电感器320的整个结构可被用于图^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片 3210b,并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示金属凸起3360可以形成于由图4或4N中所示的钝化层160中的开口所暴露的焊盘166b上方的键合金属层400c 上，以便将芯片3210b键合到衬底3310或3000。对于另一例子，如图4U或4AM所示在钝化层160上方包括片上电容器310和片上电感器320的整个结构可被用于图^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片3210b,并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金属凸起3360可以形成于由图4U或4AM中所示钝化层160中的开口所暴露的焊盘166b上方的金属层46上， 以便将芯片3210b键合到衬底3310或3000。此外，如图5或5D所示的在钝化层160上方包括片上电容器310和片上电感器320 的整个结构可被的用于图沈8、278、观8、四8、3( 、318、328和/或3!3B中所示芯片3210b，并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金属凸起3360可以形成于由钝化层160中的开口所暴露的金属焊盘166b上，其中金属凸起3360可以是图5或5D中所示的包括元件400和沈0的金属凸起。对于另一例子，如图6、61或7A所示在钝化层160上方包括片上电容器310和片上电感器320的整个结构可被用于图^B、27BJ8BJ9B、30B、31B、32B和/或32B中所示的芯片3210b,并且图26B、27B、28B、29B、30B、31B、32B和/或32B中所示的金属凸起3360可以形成于图6、61或7A中所示聚合物层230中的开口 240所暴露的金属层220上，以便将芯片3210b键合到衬底3310或3000。另外，如图7B所示在钝化层160上方包括电容器和电感器的集成无源器件330的整个结构可被用于图268、278、沘8、四8、3( 、318、328和/或3!3B中所示的芯片3210b，并且图沈8、278、观8、四8、3( 、318、328和/或3；^中所示的金属凸起3360可以形成于由聚合物层230中的开口 240所暴露的金属层220上，以便将芯片3210b键合到衬底3310或3000。此外，如图17L所示在钝化层160上方包括片上电感器408和片上电容器418的整个结构可被用于图^B、27BJ8BJ9B、30B、31B、32B和/或3!3B中所示的芯片3210b，并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金属凸起3360可以形成于图17L中所示聚合物层414中的开口所暴露的金属焊盘410上，以便将芯片3210b键合到衬底3310 或 3000。在又一例子中，如图18M所示在钝化层160上方包括片上电感器430和片上电容器418的整个结构可被用于图^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片 3210b,并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金属凸起3360可以形成于图18M中所示聚合物层436中的开口所暴露的键合金属层4 上，以便将芯片3210b 键合到衬底3310或3000。另一例子包括如图18Q中所示在钝化层160上方包括片上电感器430和片上电容器418的整个结构可被用于图^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片 3210b，并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金属凸起3360可以形成于图18Q中所示聚合物层436中的开口所暴露的键合金属层4 上，以便将芯片3210b 键合到衬底3310或3000。另外，如图19A中所示在钝化层160上方包括片上电感器430和片上电容器418 的整个结构可被用于图^B、27BJ8BJ9B、30B、31B、32B和/或3!3B中所示的芯片3210b，并且图洸8、278、沘8、四8、3( 、318、328和/或338中所示的金属凸起3360可以形成于图19A 中所示聚合物层436中的开口所暴露的焊盘432上，以便将芯片3210b键合到衬底3310或 3000。在又一例子中，如图20A所示在钝化层160上方包括片上电感器430和片上电容器418的整个结构可被用于图^B、27BJ8BJ9B、30B、31B、32B和/或33B中所示的芯片 3210b,并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金属凸起3360可以形成于图20A中所示聚合物层436中的开口所暴露的键合金属层4 上，以便将芯片3210b 键合到衬底3310或3000。最后，如图21J所示在钝化层160上方包括片上电感器448和片上电容器446的整个结构可被用于图268、278、沘8、四8、3( 、318、328和/或3!3B中所示的芯片3210b，并且图26B、27B、28B、29B、30B、31B、32B和/或33B中所示的金属凸起3360可以形成于图21J中所示聚合物层444中的开口所暴露的键合焊盘440上，以便将芯片3210b键合到衬底3310 或 3000。因而根据上文的描述可以理解，本公开内容的实施例和方面提供了无源器件和有源器件与半导体芯片集成的半导体芯片和应用电路，从而使得两类器件之间的信号路径具有最小距离，因此实现了快速和有效的电压调节并且还减少了 PCB上的电路布线面积。减少了各器件的反应/响应时间、增加了电子器件的性能而不会增加成本。已经讨论的部件、步骤、特征、目的、益处和优点仅为举例。它们以及与它们有关的讨论都并非旨在以任何方式限制保护范围。还能够设想诸多其它实施例。这些实施例包括具有更少、附加和/或不同部件、步骤、特征、益处和优点的实施例。还包括其中部件和/或步骤被不同布置和/或排序的实施例。在阅读本公开内容时，本领域技术人员将会理解可以用硬件、软件、固件或其组合以及通过一个或多个网络实施本公开内容的实施例。另外，本公开内容的实施例可以被各种信号所包括或载置，例如通过无线RF或顶通信链路发送或从因特网下载。除非另有指明，在本说明书中，包括在所附权利要求中阐述的所有测量、数值、容量、位置、量值、尺寸和其它规范都是近似的而非确切的。它们的意图在于在与其相关的功能以及与它们所涉及的领域中的惯例相一致的情况下具有合理的范围。当在权利要求中使用短语“用于……的装置”时，其旨在并且应当解释为涵盖已经描述了的对应结构和材料及其等效结构和材料。类似地，当在权利要求中使用短语“用于……的步骤”时，其涵盖已经描述了的对应动作及其等效动作。在无这些短语时，意味着权利要求并非旨在于并且不应解释为限于任何对应结构、材料或动作或它们的等效结构、 材料或动作。 尽管已经按照上述具体实施例描述了本公开内容，但是本领域技术人员将会认识到可以在所附权利要求的精神实质和范围内修改实现本公开的内容，即，可以在形式和细节上进行改变而不脱离本公开内容的精神实质和范围。例如尽管已经将优选辐射源描述为使用由汞灯产生的某些线，但是当然可以在本公开内容的范围内使用其它用于所需波长的辐射的适当来源。因而所有这样的改变均落入本公开内容的范围，并且本公开内容涵盖所附权利要求的主题内容。
权利要求
1.一种芯片封装，包括 衬底；位于所述衬底上方的第一芯片； 位于所述衬底上方的第二芯片；以及位于所述衬底上方的电压调节器器件，其中所述电压调节器器件被配置和布置成适应所述第一芯片和所述第二芯片的不同电压需要。
2.根据权利要求1所述的芯片封装，其中所述电压调节器器件包括半导体芯片，其中所述半导体芯片包括硅衬底；位于所述硅衬底中或所述硅衬底中上方的多个有源器件，其中所述有源器件包括开关控制器和电压反馈器件，其中所述开关控制器和所述电压反馈器件包括多个MOS器件； 位于所述硅衬底上方的第一电介质层；位于所述第一电介质层上方的金属化结构，其中所述金属化结构连接到所述有源器件，并且其中所述金属化结构包括第一金属层和位于所述第一金属层上方的第二金属层； 位于所述第一与第二金属层之间的第二电介质层；位于所述金属化结构上方以及所述第一和第二电介质层上方的钝化层，位于所述钝化层中的开口暴露所述金属化结构的焊盘和接触焊盘；以及电感器部件和电容器部件，所述电感器部件和电容器部件通过第一焊料层连接到所述焊盘，其中所述电感器部件、所述电容器部件、所述开关控制器和所述电压反馈器件形成所述电压调节器。
3.根据权利要求2所述的芯片封装，其中所述钝化层包括厚度大于0.3微米的氮化硅层。
4.根据权利要求2所述的芯片封装，还包括位于所述焊盘与所述电感器部件和所述电容器部件之间的突块底部金属层结构，其中所述第一焊料层位于所述突块底部金属层结构上方。
5.根据权利要求4所述的芯片封装，其中所述突块底部金属层结构包括镍层。
6.根据权利要求4所述的芯片封装，其中所述突块底部金属层结构包括铜层。
7.根据权利要求1所述的芯片封装，其中所述第二芯片位于所述第一芯片上方。
8.根据权利要求1所述的芯片封装，其中所述衬底包括球栅阵列(BGA)衬底。
9.一种芯片封装，包括 衬底；位于所述衬底上方的第一芯片； 位于所述衬底上方的第二芯片；以及位于所述衬底上方的电压转换器器件，其中所述电压调节器器件被配置和布置成适应所述第一芯片和所述第二芯片的不同电压需要。
10.根据权利要求9所述的芯片封装，其中所述电压转换器器件包括半导体芯片，其中所述半导体芯片包括硅衬底；位于所述硅衬底中或所述硅衬底上方的多个有源器件，其中所述有源器件包括开关控制器和电压反馈器件，其中所述开关控制器和所述电压反馈器件包括多个MOS器件； 位于所述硅衬底上方的第一电介质层；位于所述第一电介质层上方的金属化结构，其中所述金属化结构连接到所述有源器件，并且其中所述金属化结构包括第一金属层和位于所述第一金属层上方的第二金属层； 位于所述第一与第二金属层之间的第二电介质层；位于所述金属化结构上方以及所述第一和第二电介质层上方的钝化层，位于所述钝化层中的开口暴露所述金属化结构的焊盘和接触焊盘；以及电感器部件和电容器部件，所述电感器部件和电容器部件通过第一焊料层连接到所述焊盘，其中所述电感器部件、所述电容器部件、所述开关控制器和所述电压反馈器件形成片上电压转换器。
11.根据权利要求10所述的芯片封装，其中所述钝化层包括厚度大于0.3微米的氮化硅层。
12.根据权利要求10所述的芯片封装，还包括位于所述焊盘与所述电感器部件和所述电容器部件之间的突块底部金属层结构，其中所述第一焊料层位于所述突块底部金属层结构上方。
13.根据权利要求12所述的芯片封装，其中所述突块底部金属层结构包括镍层。
14.根据权利要求12所述的芯片封装，其中所述突块底部金属层结构包括铜层。
15.根据权利要求9所述的芯片封装，其中所述第二芯片位于所述第一芯片上方。
16.根据权利要求9所述的芯片封装，其中所述衬底包括球栅阵列(BGA)衬底。
17.—种芯片封装，包括 衬底；位于所述衬底上方的第一芯片； 位于所述衬底上方的第二芯片；以及位于所述衬底上方的功率管理器件，其中所述功率管理器件被配置和布置成适应所述第一芯片和所述第二芯片的不同电压需要。
18.根据权利要求17所述的芯片封装，其中所述功率管理器件包括半导体芯片，其中所述半导体芯片包括硅衬底；位于所述硅衬底中或所述硅衬底上方的多个有源器件，其中所述有源器件包括开关控制器和电压反馈器件，其中所述开关控制器和所述电压反馈器件包括多个MOS器件； 位于所述硅衬底上方的第一电介质层；位于所述第一电介质层上方的金属化结构，其中所述金属化结构连接到所述有源器件，并且其中所述金属化结构包括第一金属层和位于所述第一金属层上方的第二金属层； 位于所述第一与第二金属层之间的第二电介质层；位于所述金属化结构以及位于所述第一和第二电介质层上方的钝化层，位于所述钝化层中的开口暴露所述金属化结构的焊盘和接触焊盘；以及电感器部件和电容器部件，所述电感器部件和电容器部件通过第一焊料层连接到所述焊盘。
19.根据权利要求18所述的芯片封装，其中所述钝化层包括厚度大于0.3微米的氮化硅层。
20.根据权利要求18所述的芯片封装，还包括位于所述焊盘与所述电感器部件和所述电容器部件之间的突块底部金属层结构，其中所述第一焊料层位于所述突块底部金属层结构上方。
21.根据权利要求20所述的芯片封装，其中所述突块底部金属层结构包括镍层。
22.根据权利要求20所述的芯片封装，其中所述突块底部金属层结构包括铜层。
23.根据权利要求17所述的芯片封装，其中所述第二芯片位于所述第一芯片上方。
24.根据权利要求17所述的芯片封装，其中所述衬底包括球栅阵列(BGA)衬底。
全文摘要
描述了具有功率管理集成电路的芯片封装。功率管理集成电路可以与片上无源器件组合并且可以提供电压调节、电压转换、动态电压缩放和电池管理或充电。使用内置式电压调节器或转换器的功率管理可以提供将电压范围即时调节成所需电压范围。这一改进允许更易于控制工作电压不同的电器件并且减少了电器件的响应时间。还描述了有关制作技术。
文档编号H05K3/42GK102265716SQ200980152887
公开日2011年11月30日 申请日期2009年12月22日 优先权日2008年12月26日
发明者李进源, 林茂雄 申请人:米辑电子股份有限公司