专利名称：印刷电路板的制作方法
技术领域：
本发明涉及一种印刷电路板。
背景技术：
电子技术的发展使得IC (集成电路)的工作速度越来越快，工作频率越来越高，其上设计的负载即芯片数也越来越多，于是设计者在设计时经常需要将一个信号发送端连接至两个甚至多个芯片，用于为所述两个甚至多个芯片提供信号。参照图1，其为现有技术中设置于印刷电路板上的多负载拓扑架构图，其中包含有一信号发送端10及两个接收端20、30，其中所述信号发送端10与两个接收端20、30之间采用菊花链拓扑架构相连接。·
在此架构中，驱动信号是从信号发送端10出发沿传输线到达各接收端，由于各接收端20及30摆放位置的限制，各支路传输线的长度可能相差较大，即从所述信号发送端10出发的信号到达各接收端所经过的传输线长度相差较大，而所述驱动信号每经过一段距离的传输线就会存在一定时间的延迟，如果两传输线的长度差异大于所述驱动信号的信号传输速度与信号上升时间的乘积，则所述两传输线所连接的接收端20及30所接收到的信号将会明显不同步；同时，由于各接收端20及30之间的距离相差较大，导致较远接收端的反射信号会反射至其他较近接收端处，从而使得距离较近的接收端所接收的信号产生叠加，此时会使其波形在上升期间产生非单调(non-monotonic)现象,影响了信号的完整性及其功能，导致时序和数字运算错误。请继续参照图2，其为对图I中多负载所接收的信号进行仿真验证的波形图，其中信号曲线22及33分别对应为接收端20及30的信号仿真曲线，从图中我们可以看出，所述接收端30对应的信号仿真曲线33在上升期间产生严重的非单调现象(即O. 99V至I. 65V期间出现反复的现象)，其有可能会影响信号的完整性，更有可能导致时序和数字运算错误。
发明内容
鉴于以上内容，有必要提供一种印刷电路板，用于减弱其上设置的多负载拓扑硬件架构中的接收端所接收的信号的非单调性，以提升系统工作的稳定性。—种印刷电路板,包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一连接点，该连接点经由一第二传输线及一第三传输线分别连接至一第一接收端及一第二接收端，该第二传输线的长度大于第三传输线的长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，该参考层上正对第二传输线的位置被挖空。—种印刷电路板,包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一第一连接点，该第一连接点经由第二及第三传输线分别连接至一第一接收端及一第二连接点，该第二连接点经由第四及第五传输线分别连接至一第二接收端及一第三接收端，该第二传输线长度小于第一连接点与第二接收端之间的传输线长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，该第四传输线长度大于第五传输线长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，该参考层上位于第一连接点至第二及第三接收端下方的位置以及位于第四传输线下方的位置被挖空。上述印刷电路板中，将较长的第二传输线下方的参考层挖空可适当增加增加该第二传输线的阻值，从而使第三传输线可分得更大的电流以实现来自信号发送端的信号在电位切换过程中不再出现明显的非单调现象。
下面结合附图及较佳实施方式对本发明作进一步详细描述。图I为现有技术中多负载拓扑硬件架构示意图。图2为对图I中多负载所接收的信号进行仿真验证的波形图。图3为本发明印刷电路板的较佳实施方式的示意图。图4为对图3中多负载所接收的信号进行仿真验证的波形图。图5为本发明印刷电路板上多负载拓扑硬件架构的另一不意图。主要元件符号说明
权利要求
1.一种印刷电路板,包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一连接点，该连接点经由一第二传输线及一第三传输线分别连接至一第一接收端及一第二接收端，该第二传输线的长度大于第三传输线的长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，其特征在于该参考层上位于第二传输线下方的位置被挖空。
2.如权利要求I所述的印刷电路板，其特征在于该被挖空的区域的形状与第二传输线的形状相同。
3.如权利要求I所述的印刷电路板，其特征在于该第一传输线上靠近信号发送端的位置设置一电阻，该电阻的阻值用于使得信号发送端的输出阻抗与第一传输线的阻抗相匹配。
4.一种印刷电路板,包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一 第一传输线连接至一第一连接点，该第一连接点经由第二及第三传输线分别连接至一第一接收端及一第二连接点，该第二连接点经由第四及第五传输线分别连接至一第二接收端及一第三接收端，该第二传输线长度小于第一连接点与第二接收端之间的传输线长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，该第四传输线长度大于第五传输线长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，其特征在于该参考层上位于第一连接点至第二及第三接收端下方的位置以及位于第四传输线下方的位置被挖空。
5.如权利要求4所述的印刷电路板，其特征在于该第一传输线上靠近信号发送端的位置设置一电阻，该电阻的阻值用于使得信号发送端的输出阻抗与第一传输线的阻抗相匹配。
全文摘要
一种印刷电路板，包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一连接点，该连接点经由一第二传输线及一第三传输线分别连接至一第一接收端及一第二接收端，所述第二传输线的长度大于第三传输线的长度且其差异值大于所述驱动信号的信号传输速度与信号上升时间的乘积，该参考层上正对第二传输线的位置被挖空。上述印刷电路板可减弱其上设置的多负载拓扑硬件架构中的接收端所接收的信号的非单调性。
文档编号H05K1/02GK102958268SQ20111025283
公开日2013年3月6日 申请日期2011年8月30日 优先权日2011年8月30日
发明者周华丽, 白家南, 许寿国 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司